找回密码
 注册
关于网站域名变更的通知
查看: 844|回复: 24
打印 上一主题 下一主题

DDR芯片的GND管脚是否必须通孔接地

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2024-11-27 18:56 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
DDR芯片在TOP层,L2层是完整的参考地平面,如果将GND管脚打1-2的盲孔接地,这样可行吗?

该用户从未签到

推荐
发表于 2024-11-29 10:02 | 只看该作者
guhcun 发表于 2024-11-29 09:362 S; `% X- R9 V7 V! P1 q. e
这个是比较特殊的试验板,整板元件不能有插件,除了GND过孔可以是通孔,其他过孔必须盲埋孔,而且主芯片 ...
4 a# F9 c& K+ L7 b1 F/ ~! {
什么叫特殊试验板,估计是你们还没有你们的客户懂的多。交流了这么久,大概信息:1. 你们可能是pcb外包公司,客户可能是大学/国企性质研究院。$ J, N9 N; l9 G' q
2. 22层板只是为了搞定ddr布线,并且ddr所有布线参考gnd。(以前接触到的研究院性质的客户都是按书本上东西来)
/ n2 Q3 [( q9 S. m& C1 _4 x+ X* u, i, ]0 o) Q
3. DDR和CPU不在同层,那么你们客户说gnd用通孔,信号用HDI孔就是对的。
) |1 m7 t# O+ O/ f' I/ B; Y1 I1 A9 F% [9 ], h9 S
4. 用了HDI孔后stub只在埋孔L2-L21部分有影响。表层的盲孔没有了。高速信号的stub影响不能忽略。厚板卡的过孔stub可以友情提醒客户。
/ @7 n2 ]1 G5 M& P+ `5.  gnd必须通孔是考虑信号返回路径:假设内部走线在L5,L1走线参考L2,L5参考L4/L6,L22走线参考L21。如果L1和L22的gnd孔用HDI,L2,L5/L6,L21这三个平面在ddr区域是完全隔离的。需要通过其他地方的通孔gnd连接,这样和信号跨平面没区别了。
$ o. o/ a, o# e: j% E4 w) |& O6. 客户在高速信号方面知识比你们强。最好是听他们的,并且这种客户一般比较强势。
5 ~$ I* o. A8 V6 I/ `. z& ?
9 B# H  U; R# M

点评

DDR的线序完全按照客户之前设计的板子来  详情 回复 发表于 2024-11-29 10:44
CPU引脚3000多  详情 回复 发表于 2024-11-29 10:41
EMC试验板听说过没?  详情 回复 发表于 2024-11-29 10:38

该用户从未签到

推荐
发表于 2024-11-29 08:48 | 只看该作者
guhcun 发表于 2024-11-28 19:56
5 Z+ O& N: b4 e' M* x: A6 VLPDDR5的实验板,中间层GND平面比较多,DDR走线用了6层,要求每层走DDR线都参考GND平面,因为成本不考虑 ...
. `6 R& l# A' o& j2 {- ]  _
1. 你这个回复是矛盾的啊。想要信号质量,那么对厚板卡必须要考虑stub。
+ w  s; |+ p* C2. 就你这个描述看,感觉22层只是为了ddr线。并且还有成本考虑,那你们该评估下具体方案是否合适,一般来说,LPDDR哪里用得到22层。
) W; O- K0 V0 x3. 从信号完整性来看,高速信号的stub有时候比参考层是电源还严重。9 T% F4 N) p) d" I8 W3 q3 d
4. 同样,你GND用的是HDI孔。那么L20层布的完整返回路径是什么:L1参考L2。L21参考L20或者L19.但是L19/L20和L2是不通的,需要从其他地方的通孔gnd绕。并且这个通孔gnd还不在ddr区域。这个问题是不是类似信号跨平面分割了。从这个角度看,你还不如参考ddr的电源平面来的好。
! d7 S; Y1 d% s/ X3 f1 A5 ?# C* }1 k8 p2 v* n% p  G+ Z

点评

最初的完成的设计是2阶16层,按常规做法DDR信号大部分参考电源平面,交给客户后,客户又想让所有DDR必须参考地平面,客户就决定把叠层就加到22了  详情 回复 发表于 2024-11-29 09:05

该用户从未签到

推荐
 楼主| 发表于 2024-11-28 19:56 | 只看该作者
huo_xing 发表于 2024-11-28 14:36
( w; j/ g( u7 W. t22层板,那板厚要到2.5mm~3mm了。DDR多少速率,太高速要考虑过孔stub。如果不在乎成本,考虑背钻工艺
: L" a) U+ b& O8 F
LPDDR5的实验板,中间层GND平面比较多,DDR走线用了6层,要求每层走DDR线都参考GND平面,因为成本不考虑过孔stub,但是不确定DDR的GND管脚如果只打盲孔接地会不会影响信号质量。之前没有考虑这个问题,DDR所有的GND管脚只打盲孔接地,而且线也已经绕好等长,现在才想起里要打通孔,打通孔以后内层的信号线都要重新调整,这样很麻烦。

点评

1. 你这个回复是矛盾的啊。想要信号质量,那么对厚板卡必须要考虑stub。 2. 就你这个描述看,感觉22层只是为了ddr线。并且还有成本考虑,那你们该评估下具体方案是否合适,一般来说,LPDDR哪里用得到22层。 3. 从  详情 回复 发表于 2024-11-29 08:48

该用户从未签到

5#
发表于 2024-11-27 19:20 | 只看该作者
盲孔,通孔都可以
  • TA的每日心情
    擦汗
    2024-5-14 15:27
  • 签到天数: 1 天

    [LV.1]初来乍到

    6#
    发表于 2024-11-28 09:36 | 只看该作者
    可以,我都看过双层板的DDR2

    该用户从未签到

    7#
    发表于 2024-11-28 10:58 | 只看该作者
    本帖最后由 huo_xing 于 2024-11-28 11:00 编辑 % t( x, [5 `" V9 Y

    " m7 ~: g* \  O; l# S) ?4 C信号返回总是找阻抗最小的路径。既然L2是GND,把data布线在L1和L3,那么自然是最小阻抗路径。下面有再多地平面意义也不大了。
    7 W( }" H. F  n# m. Y' ?从pcb上看,用了hdi工艺,当然是为了节省布线空间。过孔还用通孔就没意义了
    2 f& Y: a! S( q1 ]1 w7 k

    点评

    这个板子是2阶22层的盲埋孔设计,其中L3,5,7,16,18.20是信号层,DDR是否必须通孔?  详情 回复 发表于 2024-11-28 11:27

    该用户从未签到

    8#
     楼主| 发表于 2024-11-28 11:27 | 只看该作者
    本帖最后由 guhcun 于 2024-11-28 11:29 编辑
      }0 ]) D% K1 i4 Q- i8 V
    huo_xing 发表于 2024-11-28 10:58
    9 G6 j: a' R3 L0 M, H% }信号返回总是找阻抗最小的路径。既然L2是GND,把data布线在L1和L3,那么自然是最小阻抗路径。下面有再多地 ...

    # o6 E) ]4 G7 Z7 ?这个板子是2阶22层的盲埋孔设计,其中L3,5,7,16,18.20是信号层,DDR的GND管脚是否必须打通孔接地?
      b* [1 Q) ^/ w" M$ ~5 E0 f0 ~; ^

    点评

    22层板,那板厚要到2.5mm~3mm了。DDR多少速率,太高速要考虑过孔stub。  详情 回复 发表于 2024-11-28 14:36

    该用户从未签到

    9#
    发表于 2024-11-28 14:36 | 只看该作者
    guhcun 发表于 2024-11-28 11:27
    $ |7 v& h# h0 ~& u# A这个板子是2阶22层的盲埋孔设计,其中L3,5,7,16,18.20是信号层,DDR的GND管脚是否必须打通孔接地?
    , o2 Y3 v( m( u. |2 r3 d
    22层板,那板厚要到2.5mm~3mm了。DDR多少速率,太高速要考虑过孔stub。如果不在乎成本,考虑背钻工艺
    . E$ _/ [! V2 P) T

    点评

    LPDDR5的实验板,中间层GND平面比较多,DDR走线用了6层,要求每层走DDR线都参考GND平面,因为成本不考虑过孔stub,但是不确定DDR的GND管脚如果只打盲孔接地会不会影响信号质量。之前没有考虑这个问题,DDR所有的GND  详情 回复 发表于 2024-11-28 19:56
    背钻我觉得就不太合适了,DDR PIN脚这么密背钻会导致钻孔间距不够,而且背钻用连接器通孔比较好,而且你这都22层2阶盲埋孔了还在乎那点工艺费用吗?那当然盲埋孔不用考虑了  详情 回复 发表于 2024-11-28 15:15
  • TA的每日心情
    慵懒
    2022-12-12 15:57
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    10#
    发表于 2024-11-28 15:15 | 只看该作者
    huo_xing 发表于 2024-11-28 14:36
    8 \8 o( S, r" `) q: Z* g% ^22层板,那板厚要到2.5mm~3mm了。DDR多少速率,太高速要考虑过孔stub。如果不在乎成本,考虑背钻工艺

    1 Y7 H* U' H; N8 [背钻我觉得就不太合适了,DDR PIN脚这么密背钻会导致钻孔间距不够,而且背钻用连接器通孔比较好,而且你这都22层2阶盲埋孔了还在乎那点工艺费用吗?那当然盲埋孔不用考虑了

    点评

    什么叫布线区域太密啊。正常板卡ddr布线过孔0.2/0.4mm,要背钻的话用0.35mm的钻头足够了,这个尺寸都没超过过孔外环。 这里说考虑背钻工艺主要是针对stub来说。都用22层板和hdi工艺了,那大概率不怎么考虑成本。  详情 回复 发表于 2024-11-28 15:46
  • TA的每日心情
    慵懒
    2022-12-12 15:57
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    11#
    发表于 2024-11-28 15:19 | 只看该作者
    如果布线充裕还是建议打通孔

    点评

    不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件,必须用HDI。  详情 回复 发表于 2024-11-28 15:48

    该用户从未签到

    12#
    发表于 2024-11-28 15:46 | 只看该作者
    qawsedfffrr 发表于 2024-11-28 15:15
    " v, }6 L- B* x5 Z8 [背钻我觉得就不太合适了,DDR PIN脚这么密背钻会导致钻孔间距不够,而且背钻用连接器通孔比较好,而且你 ...
    3 [5 s2 d5 k! `: n
    什么叫布线区域太密啊。正常板卡ddr布线过孔0.2/0.4mm,要背钻的话用0.35mm的钻头足够了,这个尺寸都没超过过孔外环。
      X  g' K  x- G' k9 o7 X这里说考虑背钻工艺主要是针对stub来说。都用22层板和hdi工艺了,那大概率不怎么考虑成本。6 t( b: n; o1 Y; J6 E0 L  @! {6 \- b
    背钻不是用连接器的,严格来说是压接器件。连接要焊接的,你孔内壁都搞没了,还怎么上锡。. w7 ^4 Q: c, n2 q

    该用户从未签到

    13#
    发表于 2024-11-28 15:48 | 只看该作者
    qawsedfffrr 发表于 2024-11-28 15:19
    3 _9 \9 `$ }# M6 D如果布线充裕还是建议打通孔

    ; x$ V! a: e& x不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件,必须用HDI。6 e+ ^8 ^8 m/ L9 Y! w. d0 H; G

    ; v1 G7 }! w' }& k' }

    点评

    [attachimg]395320[/attachimg][attachimg]395321[/attachimg]  详情 回复 发表于 2024-11-28 20:15
    我指的是DDR底下放GND通孔  详情 回复 发表于 2024-11-28 17:03
  • TA的每日心情
    开心
    2025-7-12 15:09
  • 签到天数: 104 天

    [LV.6]常住居民II

    14#
    发表于 2024-11-28 16:15 | 只看该作者
    因地置宜吧。
      i2 c) ^4 S8 f" b- y  @) `密的地方盲孔,稀的地方通孔。
  • TA的每日心情
    慵懒
    2022-12-12 15:57
  • 签到天数: 6 天

    [LV.2]偶尔看看I

    15#
    发表于 2024-11-28 17:03 | 只看该作者
    huo_xing 发表于 2024-11-28 15:48
    3 G; {; S- o0 j3 l6 c6 V不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件,必须用HDI。
    & Z* y& c7 f6 O1 R2 E7 \
    我指的是DDR底下放GND通孔
      B- `7 t$ z7 S" H1 z1 E( L

    该用户从未签到

    16#
     楼主| 发表于 2024-11-28 20:00 | 只看该作者

    1111111111111111

    本帖最后由 guhcun 于 2024-11-28 20:06 编辑 % f2 a+ S# C. y
    9 g( a3 `% K. f0 R# W. a7 F* k
    1111111111111111

    该用户从未签到

    17#
     楼主| 发表于 2024-11-28 20:15 | 只看该作者
    huo_xing 发表于 2024-11-28 15:48
    + L% }. l4 m/ O* P# F不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件,必须用HDI。
    0 f- L% i  V7 l8 E& @

    7 L- W. p* v8 ^9 ]- }

    点评

    既然是LPDDR5,那么设计策略可以改变的。 1. DATA布线在L1和L3。这样GND用HDI没问题。 2 DATA布线不考虑pcb等长,通过软件做时序匹配。 3. address布线参考电源平面就好了,不需要是gnd的。这样成本能下来很多 4  详情 回复 发表于 2024-11-29 08:56
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-13 20:52 , Processed in 0.140625 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表