sunpeng7801567 发表于 2014-4-9 15:11
3 r: R7 p3 i1 M( _6 j恩，是的，内电层我用的是正片，要是负片的话就可以了是吧？于老师   （附件的图是内电层用的是负片 ...

看你的图好像是用的cadence，但又把pin number打开。负片是可以执行规则的，当规则大于负片的anti pad时，会采用规则的间距设置。且如果你想显示负片的规则，setup里要勾选thermal选项。
上面一位兄弟的问题，10mil via-shape的间距是否可以：一般经验是不低于4mil都可以，满足板厂工艺要求就好。当然，如果板子简单，可以间距大点，这样选择的板厂的范围也会大，价格也会更便宜。

1.上面于争老师说的moat槽问题；
2.你自已所说的参考面不一致问题，由于没有叠层，我们无法看到。如果是参考两个不同平面那肯定会耦合更大的回流电感，电源噪声也会有，EMI、串扰也会有；
. N0 ?$ R7 I- v7 w3.上面也提到的STUB问题，但对于此信号来说，主要影响在于振铃，不会有较大的本质的影响；主要还是因为你的信号频率不高的原因，如果太高，就不止这些了。10G以上的高速SERDES会因为这样长的STUB而失效，且无法补偿。
4.还有一点，老生常谈，为何不能少两个过孔呢，走线尽量优化，少打过孔。

0aijiuaile 发表于 2014-4-13 21:17
设置规则不是一张图能解决的，你论坛上搜索找一下

5 Y1 E4 S# h( U: @, V& [好的，谢谢啦

设置规则不是一张图能解决的，你论坛上搜索找一下

0aijiuaile 发表于 2014-4-13 20:38
( T1 }0 }5 S' w7 Y( S/ t  t规则一样设，但负片会ANTI PAD和规则同时起作用。

0 c1 O# E! X7 ]5 J7 t" a  我是说在哪里有设置的地方ya  

sunpeng7801567 发表于 2014-4-13 17:56
! D& j$ H  V& X+ h9 s9 d2 s) X+ A' J负片在哪里设置规则呀？

规则一样设，但负片会ANTI PAD和规则同时起作用。

sunpeng7801567 发表于 2014-4-13 17:52
+ |$ c2 j! F% K6 I非常感谢你的解答，这组数据要换层，所以不得不打过孔.

我是指的白色的走线上面的三根线，可以在内层往下出线，右边三根内层线向右，这样或许可以不用反复换层了。

0aijiuaile 发表于 2014-4-12 08:26
8 _& P. x, b" L9 l看你的图好像是用的cadence，但又把pin number打开。负片是可以执行规则的，当规则大于负片的anti pad时 ...

  负片在哪里设置规则呀？

0aijiuaile 发表于 2014-4-12 08:19
8 p; O% S8 w- n* k1.上面于争老师说的moat槽问题；
2.你自已所说的参考面不一致问题，由于没有叠层，我们无法看到。如果是参 ...

3 W  H, g0 \2 Z% N# A  a 非常感谢你的解答，这组数据要换层，所以不得不打过孔.

hukee 发表于 2014-4-10 11:57
不是正负片的问题，上面于老师说了，不要隔断参考层，吧via错开，参考面包围via。
: i  M7 S9 D5 N4 n0 S
- [+ [8 M4 R  m5 _6 G一般我设置3.3v 内 ...

  负片是没有规则设置的，我们看到via via之间无shape是我把内电层也设置成了正片，就出现这个效果了

sunpeng7801567 发表于 2014-4-9 15:12
相邻内电层用负片就可以了

  j; u5 R5 X0 ~$ A+ C; a6 W7 C. j不是正负片的问题，上面于老师说了，不要隔断参考层，吧via错开，参考面包围via。
+ f: b$ R# c6 Q/ N0 s$ g8 }
) ]; X# P6 v1 p一般我设置3.3v 内层via to shape 10mil 不知道是否大了？

hukee 发表于 2014-4-8 15:13
7 l* l0 c* h* X) H怎么样处理才是正确的，指教。

  相邻内电层用负片就可以了
- q$ q1 x/ u8 H9 @/ Q$ @! H; L