找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11268|排名: 13 

推荐主题

FPGA时序约束和分析流程 1人参与 attachment A-Lin 2019-6-28 07:00 1 173 fanichicl 2019-6-28 17:00
FPGA时序优化的窍门 1人参与 pulbieup 2019-6-28 14:39 1 168 kinidrily 2019-6-28 16:59
有关fpga发出蜂鸣声的问题请教大神!! 1人参与 onesimus 2019-6-28 12:19 1 319 yxlk 2019-6-28 16:59
FPGA编写的串口(接WiFi模块)汉字有乱码??? 1人参与 qpggup 2019-6-28 13:43 1 254 helendcany 2019-6-28 16:58
Altera OpenCL SDK & Xilinx SDAccel的使用比对 1人参与 attach_img mytomorrow 2019-6-28 14:07 1 263 gaoxings 2019-6-28 16:58
FPGA看懂时序波形图 1人参与 attachment A-Lin 2019-6-28 09:41 1 292 Demyar 2019-6-28 16:57
FPGA的伪随机序列发生器??? 1人参与 uerriup 2019-6-28 15:13 1 260 kinidrily 2019-6-28 16:56
FPGA取值为负数的建立时间 1人参与 attachment A-Lin 2019-6-28 09:41 1 190 yxlk 2019-6-28 16:56
FPGA ------- 平方根 1人参与 attach_img uperrua 2019-6-28 14:29 1 288 wu68aq 2019-6-28 16:55
FIFO,没有想象的那么简单! 1人参与 thinkfunny 2019-6-28 14:32 1 299 gaoxings 2019-6-28 16:55
编译FIR滤波器核通过,仿真报错如下,不知道是什么原因??? 1人参与 attach_img beachsun 2019-6-28 13:51 1 203 Demyar 2019-6-28 16:54
Vivado HLS开发流程介绍 1人参与 attach_img mytomorrow 2019-6-28 14:12 1 326 kinidrily 2019-6-28 16:53
漫谈xilinx FPGA 配置电路 1人参与 attach_img Allevi 2019-6-28 13:51 1 720 relchhiclty 2019-6-28 16:53
对FPGA时序约束的一点总结 1人参与 pulbieup 2019-6-28 14:37 1 345 yxlk 2019-6-28 16:53
FPGA之外的秘密 1人参与 ulppknot 2019-6-28 14:46 1 187 helendcany 2019-6-28 16:52
ACTEL FPGA实验教程 2人参与 attachment A-Lin 2019-6-12 09:00 2 278 M64 2019-6-28 11:11
一种机载高分辨率图像实时压缩系统的设计 4人参与 attachment Taio 2019-6-26 07:30 4 215 junfeng.nie 2019-6-27 20:01
哪位大神做过这个:基于FPGA的LCD2864显示的万年历??? 1人参与 uiabluqp 2019-6-27 15:51 1 271 fanichicl 2019-6-27 18:11
时钟树的重要性 1人参与 ulppknot 2019-6-27 14:22 1 202 gaoxings 2019-6-27 18:07
了解一下双口RAM 1人参与 attach_img uperrua 2019-6-27 15:12 1 267 Demyar 2019-6-27 18:06
Altium-Designer基于FPGA系统设计功能培训 11人参与 attachment 姗姗的shanshan 2018-9-6 13:45 14 502 kinidrily 2019-6-27 18:06
以太网通信问题 1人参与 ygcgsa 2019-6-27 11:02 1 190 yxlk 2019-6-27 18:05
基于FPGA的8段数码管动态显示IP核设计方案 1人参与 attachment House 2019-6-27 07:00 1 323 helendcany 2019-6-27 18:03
eclipse调试程序总提示出错,什么情况??? 1人参与 attach_img Uqzalq 2019-6-27 15:43 1 290 gaoxings 2019-6-27 18:02
FPGA Xilinx_constraints 1人参与 attachment A-Lin 2019-6-27 10:06 1 149 relchhiclty 2019-6-27 17:59
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-11 01:11 , Processed in 0.125000 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块