找回密码
 注册
关于网站域名变更的通知
楼主: sunpeng7801567
打印 上一主题 下一主题

排线30cm iic摄像头下参数下载失败

[复制链接]

该用户从未签到

16#
发表于 2014-7-15 12:47 | 只看该作者
sunpeng7801567 发表于 2014-7-15 09:04  m& w/ @$ I  w0 G0 G' t* M+ [
我在SDA线上的上拉电阻上并了一个1nf的电容,是可以识别到的,但是这样的话,上电瞬间电容相当于短路,造 ...

& q- j9 _" b* ?: W7 o2 j0 c8 }在SCL和SDA上并联电容到GND,一般不大于100pF.
* l( P+ P$ ]) [. H$ Q1 J. ~标准是小于400pF,但是受到上拉,分布电容以及输入输出的电容,一般是小于100pF.
1 {4 T* A, f! j0 U; V; s, s6 Z原因就是降低信号的干扰。3 [% e3 ]' h  q) J# J& z$ y
另外SDA和SCL的串联电阻也是必须的,因为你的线长了,需要降低反射。
; b. e1 _0 b! z; o: p; E: Z
. N6 B; w# P' m至于你在上拉电阻上并联1nF的电容是不可取的并且也没什么道理可言,不知道你为什么会这样做。

该用户从未签到

17#
发表于 2014-7-15 13:28 | 只看该作者
建议楼主把图纸传上来

该用户从未签到

18#
 楼主| 发表于 2014-7-15 14:38 | 只看该作者
fallen 发表于 2014-7-15 12:47
. Z# e4 q  }& s在SCL和SDA上并联电容到GND,一般不大于100pF.$ R& b  u& X3 I! V3 f8 ?
标准是小于400pF,但是受到上拉,分布电容以及输入输出的 ...
1 O3 V$ O: j* k  \& ]6 Q
  你说的  ‘在SCL和SDA上并联电容到GND’ 是指分别在SCL端接个小于100PF的电容到地,和在SDA端接个小于100pf电容到地吗?还有端接电阻加到STM32端 还是摄像头那端?

该用户从未签到

19#
发表于 2014-7-15 15:23 | 只看该作者
电容电阻都在STM32端

该用户从未签到

20#
 楼主| 发表于 2014-7-15 16:12 | 只看该作者
fallen 发表于 2014-7-15 15:23: ~: s$ z& ^1 t6 W: N/ c7 L
电容电阻都在STM32端
/ b: J: \' c5 \  L; }% G: g/ G
非常感谢你的回答  还有一个问题:  你说的  ‘在SCL和SDA上并联电容到GND’ 是指分别在SCL端接个小于100PF的电容到地,和在SDA端接个小于100pf电容到地吗?

该用户从未签到

21#
发表于 2014-7-15 16:21 | 只看该作者
sunpeng7801567 发表于 2014-7-15 16:12
! v, |/ q0 c7 V: w! U非常感谢你的回答  还有一个问题:  你说的  ‘在SCL和SDA上并联电容到GND’ 是指分别在SCL端接个小于100 ...

9 v+ Y. n2 Q, ?5 i# z: g, m, i1 ~$ p恩,分别并联。

该用户从未签到

22#
 楼主| 发表于 2014-7-15 16:23 | 只看该作者
fallen 发表于 2014-7-15 16:21
! P2 j/ \8 U2 J  |$ b恩,分别并联。
' V# y- e3 y9 Z/ l, j' b+ a3 S! |6 B
哦,好的,我试试  谢谢

该用户从未签到

23#
 楼主| 发表于 2014-7-15 16:27 | 只看该作者
本帖最后由 sunpeng7801567 于 2014-7-15 16:29 编辑 1 V4 r; `4 F# s
fallen 发表于 2014-7-15 12:474 \6 q3 u: \! j9 ^3 b
在SCL和SDA上并联电容到GND,一般不大于100pF.8 g" ?' ]1 K4 y3 r0 a
标准是小于400pF,但是受到上拉,分布电容以及输入输出的 ...

# b1 @, v8 F. R# D+ p( M  ^0 ~& C' @6 m/ I
并个电容容性负载不就加大了吗 ?iic总线协议中说到 容性负载要<400PF才可以,我们并上一个100PF的电容,线路上的总电容会加大 不知道 这样理解对不对  线长除了 带来反射,对于IIC总线来说,还有什么影响呢?对容性负载会不会加大,也就是说如果排线短可以带多个负载,长的话,容性负载变大,甚至超过400pf ,iic总线通信会受到影响?不知道这样分析对不对

该用户从未签到

24#
发表于 2014-7-15 16:33 | 只看该作者
并联电容,容性负载加大,这是对的。所以我跟你说的是一般小于100pF.
5 M- C& h6 J9 h* O! x1 O线长带来反射和干扰。对于I2C来说,没有硬性,如果你没有反射和干扰并且驱动能力满足(收发端电平满足要求),线长是没有硬性要求的。, V, Q; s: }' w5 r

' I7 I9 u7 O. q电容大于400pF后,I2C的波形会变差。

该用户从未签到

25#
发表于 2014-7-15 16:41 | 只看该作者
你看图片,I2C的标准设计是这样的。$ y. ~4 K, i1 Z; k8 b) X( j7 A/ \$ Q
RD31,RD30以及CD68,CD69是用作抗干扰的,靠近slave端,
. ^/ I$ y, k" T% \, e: aRD28,RD29靠近master端,电阻的大小跟驱动有关系,驱动越强,电阻越小,一般不小于1K。
% J1 ^- [' @: W; Y
( x  \9 `- p- ~5 o+ hPCB的走线,SCL和SDA按照差分走,组包。* n& y- p; Z1 S8 m9 r

" W9 s  H9 O% A# C4 W1 |; d# ^测量波形的时候,注意几点:  b+ t* ?, _! T4 J" l
1 电平是否满足要求1 P1 `* Q* l9 g% M% m
2 start 和stop的时序要求
" T' l4 V% i& F, A& `) |' e( ~6 b3 SDA在SCL的高电平期间有效,不能翻转,在SCL的低电平可以允许有毛刺,并且检查高电平的保持时间。% k  t" ^3 f( c* i/ p! M7 y
4 I2C的速度=SCL的频率,要注意是否满足要求。

QQ图片20140715163942.jpg (55.52 KB, 下载次数: 4)

QQ图片20140715163942.jpg

该用户从未签到

26#
 楼主| 发表于 2014-7-15 17:16 | 只看该作者
fallen 发表于 2014-7-15 16:41* h1 y! T, ^3 z8 I
你看图片,I2C的标准设计是这样的。! o9 v; U) S' q8 \' ^
RD31,RD30以及CD68,CD69是用作抗干扰的,靠近slave端,1 D6 C; w' \& W1 o
RD28,RD29 ...
+ r6 n6 D' H- x5 @, N$ T
刚不是说 电阻电容接到STM32端吗 ?怎么现在又要放到slave端了? 信号是双向的,电阻电容放在信号的源端比较好,不知道对不对,还有PCB走线要走差分 那他也不是差分信号呀?前辈

QQ截图20140715171640.png (2.77 KB, 下载次数: 3)

QQ截图20140715171640.png

QQ截图20140715171615.png (38.88 KB, 下载次数: 3)

QQ截图20140715171615.png

该用户从未签到

27#
发表于 2014-7-15 17:20 | 只看该作者
1 差分信号走差分是对的,SCL和SDA不是差分信号,按照差分的来走,是为了方便你layout,并不做硬性的等长要求。
8 D; @' e; O5 G1 R; `& ?, ^2 靠近slave,是因为只有SDA是双向的,SCL是单向的,并且靠近slave可以防止干扰到slave,我之前说的在STM32端,是因为我理解成了你通过外设下载到STM32端。这一点我改正一下。/ @. z# \) G: o( U$ g0 K

该用户从未签到

28#
 楼主| 发表于 2014-7-15 18:41 | 只看该作者
fallen 发表于 2014-7-15 17:201 l5 f8 R$ w/ q" @, J" h0 x- j$ ?
1 差分信号走差分是对的,SCL和SDA不是差分信号,按照差分的来走,是为了方便你layout,并不做硬性的等长要 ...
  j8 ^9 S% |+ q  \$ u! W
很感谢您给的指导建议,但是我还有一个问题 SCL不是STM32发出的的吗?那电阻要源端匹配,不应该放在stm32这端吗?

该用户从未签到

29#
发表于 2014-7-15 20:42 | 只看该作者
sunpeng7801567 发表于 2014-7-15 18:41
/ @* N7 q9 Z" [很感谢您给的指导建议,但是我还有一个问题 SCL不是STM32发出的的吗?那电阻要源端匹配,不应该放在stm32 ...

/ N; y* y  w6 ]* G" e也可以按照这个理论。  V; V3 }  j% }& @- Z
也可以为了降低干扰,放在slave端。

该用户从未签到

30#
 楼主| 发表于 2014-7-16 10:08 | 只看该作者
fallen 发表于 2014-7-15 20:42
! e0 z, a5 R$ f也可以按照这个理论。2 ^6 U0 G7 E0 B1 {8 G
也可以为了降低干扰,放在slave端。

8 t/ k! ?$ |4 ]; N好的,谢谢 ,那我画 一个摄像头转接板双面板,但是阻抗不好控制,前辈有没有遇到过这种情况呢? 那我就在转接板上加电阻电容 试试  

1.png (37.35 KB, 下载次数: 3)

1.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-19 01:48 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表