找回密码
 注册
关于网站域名变更的通知
查看: 2529|回复: 8
打印 上一主题 下一主题

2D line 如元件外框 為什麼設于all layer ? 期待大家討論關注..

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-8-29 18:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
情況說明:& ^* k  Q* j! x2 w) `
我在DECAL DEIT環境下分別在primary component layer & silkscreen top & all layer 用2d line畫元件邊線.后保存為part type. & }2 O' ]* h8 x+ Q
調入pcb layout后,經板層色彩設置后,三個邊線均正常顯示.(當然,在silkscreen top上的邊線顯示為黃色,其餘兩個邊線顯示則一致為灰色).但在導出cam時,我只應用默認設置導出.發現在cam中打開后,唯獨不見primary component layer的邊線顯示..
% I2 }4 J* ^$ T; t經本人苦思冥想,終于知道為何...原來在cam輸出設置時,不可應用默認設置(我指的是如果你的邊線設在了top layer的話).在select items中設置primary component side的items on primary 要勾選outlines一項,如此作previw便可發現設置在primary component layer的元件邊線終於露出了可愛的面目.如下所示:
! r9 l0 K2 _$ j8 ?1 Q2 J" b3 k
5 b; ]# V% e1 g: n) a7 r% p以上只是自己摸索出的一些設置,但可惜的是只是解決了具體的問題,卻無法總結出真正的原由....
% }0 w6 _5 b! I於是便不可避免地產生了以下問題,希望版主可以指點一二.....
2 u, Z0 M1 ^! y$ o- k2D line 如元件外框 為什麼設于top layer ?設于all layer為什麼也是在layout中可以顯示的?1 Y) O9 i/ l9 I8 y; _
兩者有區別嗎?
/ p5 f0 D: E, G4 F6 q' ]為什麼又可以設於silkscreen layer? 3 F  w: c0 U  x' _, d
且以上三种設置均是可以輸出gerber的?  [5 `1 ~2 R( |; x# ~
它們各自的分工究竟是怎樣的?6 H3 n* o/ U, c8 _6 F
以上菜鳥問題,還請高人指點.謝謝.
- B4 U: N( X4 Z2 l9 o# |. g8 j( h1 n1 F  a7 B9 P1 `+ L, {* S5 `
[ 本帖最后由 stqw1987 于 2008-8-29 20:36 编辑 ]

该用户从未签到

2#
发表于 2008-8-29 20:12 | 只看该作者
元件外框建议设于all layer' ]0 _) O- T1 Z

1 Z" g7 A7 h! k3 M, n之所以不设在screen或top,是因为出丝印层的gerber时,系统默认是all layer." S3 {  p& w; h) U- z

% w8 i8 v& J# B8 F! H! ?* a+ F' t当然,你也可以设在screnn或top层,但是出gerber时要添加进来.
, l4 Z% N$ e' f" k
' ~/ p/ u2 R3 n7 d2 h! e: b建议:做元件封装时外框统一设置在同一层。

该用户从未签到

3#
发表于 2008-9-2 10:02 | 只看该作者
https://www.eda365.com/viewthread.php?tid=4756&page=1#pid40952. @$ L& S0 P- o  q
10#,希望对LZ理解有所帮助。

该用户从未签到

4#
 楼主| 发表于 2008-9-2 21:46 | 只看该作者
我看了,不過覺得不知所以然....
1 _5 d' e, r1 \& a; j8 Q6 T+ U這不,在導入時也碰到了各那個LZ一樣的問題,可是我的這個可能更難一點啊....
: Y/ {! Q: J7 ?$ J# E) I5 Xhttps://www.eda365.com/thread-10203-1-1.html, H# V0 a  i  u
還請高人指點.! a# W6 d& e, f

1 M; b1 d0 A9 x) H# K6 h  G[ 本帖最后由 stqw1987 于 2008-9-2 21:48 编辑 ]

该用户从未签到

5#
发表于 2008-9-3 09:29 | 只看该作者
Original posted by stqw1987 at 2008-9-2 21:46
. x5 I8 T- L1 d+ |我看了,不過覺得不知所以然....( |  ]) w  s% C
這不,在導入時也碰到了各那個LZ一樣的問題,可是我的這個可能更難一點啊....
4 D+ d% i, _8 ^; l2 p- \/ Phttps://www.eda365.com/thread-10203-1-1.html3 B5 V6 a; Z9 r7 ^
還請高人指點.
+ D% C) U% N- m4 M3 v. @# f6 m; L
) S5 Q( X. m  Z5 R7 t[ 本帖最后由 stqw1987 于 2008-9-2 21: ...
/ ^( Q) Y% P# t0 Z
可能是我表达问题,哈哈,如果实在看不明白,咱们可以通过邮件慢慢讨论,我的邮箱请见签名档。
! G: H9 M, Q5 m7 U* d' ]1 S: e难怪有这么多人在问这问题最近,唉。。。。。

该用户从未签到

6#
发表于 2008-9-3 17:42 | 只看该作者
元件外框设为ALL LAYER层,就说明在任何一层,外框都能显示出来,而元件封装本身有个属性,TOP/BOTTOM,而外框是属于元件封装的,所以元件封装在哪层,也就跟着是哪层了。 总之就是将外框设为ALL LAYER层的好处就是外框始终是与封装在同一层。不知我的理解正确与否。

该用户从未签到

7#
发表于 2008-9-6 15:44 | 只看该作者
正确!就是如果在封装里标注字符如:1脚orVCC等就会在DRC时出错的。

该用户从未签到

8#
发表于 2008-9-6 19:14 | 只看该作者
怎么是繁体字呢

该用户从未签到

9#
发表于 2008-9-6 22:54 | 只看该作者
个人认为这个比较灵活    也就自已灵活处理
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-19 08:04 , Processed in 0.078125 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表