PCB板阻抗验证，有什么方法？

chenlinfeng88

请教各位大神一个问题：在做高速板子的时候，都会要求板厂进行阻抗控制，比如WiFi线要求50欧阻抗控制。那么做出来的板子，到我们手上，该如何去验证阻抗是否真的符合我们要求？该如何测试，如何验证？

超級狗

chenlinfeng88 发表于 2014-5-9 07:20
狗版，我们很多DDR数据线没有让板厂做50欧姆单端阻抗，做出来的板子也没有问题，是否一定要做阻抗？感觉 ...

• 阻抗並非必須分毫不差，通常芯片設計建議會有 +/-10% 的容許範圍。
• 阻抗是根據你走線的線寬（Trace Width）、線距（Trace Space）及 PCB 疊構（Stacking）產生的，所以阻抗是我們自己設計出來的、而不是板廠設計的，設計前自己可以利用 Polar 或 UltraCad 等一些軟體先行試算。板廠通常會根據他們的板材及製程再幫你做一次計算並作建議，以求 PCB 製作出來阻抗會更為精準。
• 多數板廠使用材料的特性及製程大同小異，沒照板廠的建議走線、但有遵循芯片資料上的設計指導（Design Guide）來做的話，阻抗還是會有某種貼近程度。英特爾（Intel）、飛思卡爾（Freescale）……等大廠的技術資料，常常就直接告訴你應使用的 PCB 層數、線寬（Trace Width）、線距（Trace Spacing）等資訊。
• 對高速內存而言阻抗不匹配會造成反射，影響資料的正確性。這個問題會隨著時鐘的提高更趨嚴重。據一些人的說法，時鐘在 200MHz 以下問題可能還好，333MHz 以上如果阻抗差很多、問題就大了。意思是說，低速內存亂搞而會動的機率還是有的。之前這版塊上有人說 DDR 用兩層畫板版設計，跑到 333MHz 都還能動，但他說 400MHz 就不能動了。（已經不太記得他講的是時鐘 400MHz、還是 DDR400。）
• 還有人說內存的應用，阻抗只要不要搞得太糟，不等長（Length Mismatching）造成的影響可能還更大，小弟的實務經驗好像也是如此。
• 良心建議︰不要亂搞！若不依照板廠建議，至少也遵循芯片資料上說的原則。
  4 b% e( B3 g  C6 b* D) g; e' [

5 D& ]# W, g/ q

超級狗

8 z: G8 z, c: b$ t
$ u1 |5 U- y$ q% y( v安賊倫（Agilent）官網教你︰

6 C* L9 C  M6 m4 X我要如何使用網路分析儀，來量測 PCB 軌跡或接線的 Zo 特性阻抗？

http://www.home.agilent.com/agil ... 1000002050:epsg:faq

小公司可能買不起這儀器，可以找板廠幫忙。一般他們是會買！
& _* W0 A9 ^# T" W  ~' Z

chenlinfeng88

超級狗 发表于 2014-5-8 17:39
0 Y6 A2 m7 J/ I7 X0 j4 A安賊倫（Agilent）官網教你︰
) Q8 M7 e) Q2 \3 ^
; _6 U9 ]  `' ]我要如何使用網路分析儀，來量測 PCB 軌跡或接線的 Zo 特性阻抗？

狗版，我们很多DDR数据线没有让板厂做50欧姆单端阻抗，做出来的板子也没有问题，是否一定要做阻抗？感觉这个东西很悬乎

szkalwa

做阻抗时候，你可以要求板厂 板子做好了和阻抗测试条一同给到你。