遇到这样的面试问题大家怎么看？请教各位大虾，各位版主大神

zlpkcnm

前不久，本人去参加了几个面试，遇到了个别面试官问这样的问题：
1、信号在PCB板上的传输速度是多少？
楼主愚昧，记不住，只能大概记得是光速一半（以前看信号完整性时有遇到过）。貌似这样的回答面试官很不满意；
5 ~" p4 Z: J- z- c# G% I, o2、pcie总线使用的AC耦合电容是多少？
! D$ o1 K5 r; H- u* |楼主答：2.0用100nf  3.0用220nf  根据pcie协议里面写的，是个范围值。以上是常用值。
4 F: |7 s( ?1 k; r* W) S# k5 i8 N面试官追问：那为什么这两个要选100nf 和220nf，原理是什么？
( d4 A: Z9 ~& w6 m" a楼主知识有限，不知道了。我只知道2.0的pcie电容范围大概是75--265nf，3.0PCIE是180nf--到具体多少忘了 ，记不住。

5 j  {9 o; c3 q等等这些类似的问题挺多，搞得在下感觉自己很渺小。
. t" U# l6 u" m, B! c- e" r* R* K在下工作有3年时间了，做了不少项目，确实很少在工程上去考虑以上这些问题。或许是我知识面太窄了。特来请教大神和斑竹们，给点意见，我想好好学硬件，有兴趣。

chengzi_lxc

第一个问题 我附了一张图可以解释，来自于博士的信号完整性的书；
第二个问题没太多接触

zlpkcnm

chengzi_lxc 发表于 2014-5-5 16:16
第一个问题 我附了一张图可以解释，来自于博士的信号完整性的书；
; x. Y. u, B2 k2 [1 n第二个问题没太多接触

: |- \) K/ ~& A! l' D& [% l; H) x. m对的，是这个公式，只不过平时基本不用这些，时间一长就记不清了。光速一半

kobeismygod

这个面试官提的问题本身就不清晰：信号在PCB线路上面的传输速度与传输环境有很大关系，例如，介质的介电常数，线宽，传输线位置等，有数据表明，同样频率的信号在微带线上面传输速度略快于带状线。

zlpkcnm

kobeismygod 发表于 2014-5-6 10:58
这个面试官提的问题本身就不清晰：信号在PCB线路上面的传输速度与传输环境有很大关系，例如，介质的介电常 ...

6 A5 ]$ d! }  O' c2 l$ V2 _2 w  是的  和介电常数  磁导率是有关系的吧

willyeing

zlpkcnm 发表于 2014-5-6 13:33
是的  和介电常数  磁导率是有关系的吧

0 S/ d( G4 l# u' H/ QFR-4板材，内层180ps/INCH,外层140ps/inch，做粗劣评估用。
4 O0 f. g' w/ [: f! ~! `" s第二问题跟速率有关，应该越快电容要越大，有公式的。电容小会丢码，以仿真为准。

zlpkcnm

willyeing 发表于 2014-5-6 13:43
1 X& L: u% _+ J4 `3 S# Z1 n8 xFR-4板材，内层180ps/INCH,外层140ps/inch，做粗劣评估用。
4 @/ k: s) Y* i% O$ I! A! ?( k7 r第二问题跟速率有关，应该越快电容要越大， ...

这样的啊，本人不是很了解哦。只是在协议里面看到过取值范围。
# o# E  h  C6 L! p+ P) e; R0 A+ L4 u那我不明白 为什么sata或者sas这类高速信号用的是10nf的呢，sata3.0，sas3.0是6Gb的信号，比PCIE2.0速率高，为什么sata、sas用的电容（10nf）比pcie用的小呢？难道除了和频率有关，还与别的有关吗？求指教

willyeing

zlpkcnm 发表于 2014-5-6 19:21
9 Y  M7 m' S& ?2 O7 K# z) R& N这样的啊，本人不是很了解哦。只是在协议里面看到过取值范围。
- D% o; y) J* L+ Y. X# S" Y% l/ K% ]9 j+ k那我不明白 为什么sata或者sas这类高速信 ...

有计算公式忘了，你自己可以百度找找。

82798636

高深莫测

超級狗

我怎麼感覺樓主一天到晚都在面試？
# A6 S* S5 }5 B( r( t! f4 M
這類似事件不是去年才發生過？

5 ]! M! t0 |4 w* C' j, P, s6 ~3 y