|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
我看design rule,其中描述布线的部分
O" m" c0 I, C* b1 q# {' y) UElectrical class name Description restrictions
0 R; E* e, D; A! f# }: f8 VDIFF_SATA matched length traces to within 500um in combination Layer 1/2 only ,No stubs, match to 500um$ u2 `( r8 l, Z5 ^& h4 I
with differential pairs SATA [0:3]_[T,R]
6 W6 W$ F$ y8 I3 a% _/ I( g4 A6 D$ i
9 W1 k0 q2 p% s% a( q请问这段是表示DIFF_SATA 走等长线不超过500um吗?那么Layers 1/2是什么意思?No stubs是什么意思?
9 {& O% B8 u2 E3 j! {' z* T! |# E6 Z; O- @# _$ j
) M# D( E2 O+ r+ z- G% P1 M3 W. r
谢谢 |
|