|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
PCB设计技巧常见问题分析（1）1、0 F/ w) N# i" L u9 K7 P
如何选择PCB板材？* i3 i4 @0 J9 l& l
选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。 例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减 有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介 质损在所设计的频率是否合用。 5 `5 w7 b4 \/ s" }6 z- a1 W: q
6 r. M7 p$ }; S; p# Y$ ^! Q! [: ]% V& N
2、如何避免高频干扰？ + J3 w& Q/ b7 q
5 b0 l/ h6 r2 J s避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰 (Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。 ) |0 ?- R9 B: l7 v( c
! O4 Y" \1 k2 ]
3、在高速设计中，如何解决信号的完整性问题？
: l% d1 L) ~! I1 Y
* x+ P. F/ g6 q* d0 \3 z0 o m0 i( ]信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗 (output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
8 g( H! I* }3 O6 [! h6 h
4 V8 ~: f+ r- B. Y: t* m' d4、差分布线方式是如何实现的？ . Z% s! _" c5 T9 w* y
6 `8 s5 ]8 X d: S) h7 D3 p+ u: {- U差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距 由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走 在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side实现的方式较多。
: j$ }: v7 T. U Y K$ ?, j i
5 B) i8 e$ n: _4 X5、对于只有一个输出端的时钟信号线，如何实现差分布线？ & v# Z7 i$ z$ ~) M/ P5 i& k. Q/ ?
8 {" _" U% g+ {4 f要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时 钟信号是无法使用差分布线的。' y. x+ B; @% D# M# x
4 F' j4 k, V1 Z. Q# t6、接收端差分线对之间可否加一匹配电阻？
; O4 N2 v, x6 l接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。
) {1 _5 q9 }9 L# }8 Y) B( m " g- L% N2 u5 y/ x" X: P) m3 i
本文出自：PCB抄板资料站 |
|
/1 
发表于 2008-8-25 17:36
收藏
淘帖
支持！
反对！
楼主