|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
PCB设计技巧常见问题分析（1）1、" s3 P8 S6 y& L. [4 X+ v
如何选择PCB板材？4 O) e! a* x& W1 E
选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。 例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减 有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介 质损在所设计的频率是否合用。
* K" v$ T1 R- \ Q, M$ d; `: v0 E 0 `: f' R( M2 e/ h$ a" w4 Y2 Y' d" z
2、如何避免高频干扰？ 8 P: J1 c8 H) @& a
# F* X9 W5 P$ X1 a5 B/ K, _- Z, N4 ?避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰 (Crosstalk)。可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。 $ c/ {: i2 l# U, C* A- Q' m
- y% }5 x4 }9 k( L& X
3、在高速设计中，如何解决信号的完整性问题？
. U" @$ j7 d' W* h) U8 F, d' X1 T* D" n. F
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗 (output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。1 C0 E8 y; r. H. v
; S6 n% B6 U5 s: A0 y* H
4、差分布线方式是如何实现的？
5 g8 A7 H- A# [) e7 d: b% c2 Y: u
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距 由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走 在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side实现的方式较多。 ) y( |7 n" m& L$ h& |) i) u
) Q, e) _8 h8 d- G6 n/ t5、对于只有一个输出端的时钟信号线，如何实现差分布线？ * d( M# \, l9 l
$ L6 q7 ?' B. f" W; v e* r要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时 钟信号是无法使用差分布线的。
3 ]3 j+ F* ~; C: M# F7 J/ j
6 `" Q0 }# k' u! k6、接收端差分线对之间可否加一匹配电阻？+ s& V- T- L& d' T0 R
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。
9 A+ m2 `9 M4 ]/ N$ b' o
2 X8 V, Q- ^+ ~& g9 ?/ m 本文出自：PCB抄板资料站 |
|
/1 
发表于 2008-8-25 17:36
收藏
淘帖
支持！
反对！
楼主