CMOS换排线后AV图像输出有彩条 求解

gaopanhome

如图所示的排线，FFC未做屏蔽处理，EMC无法通过，增加屏蔽后，EMC是可以通过，但是图像出现彩条，
哪位知道怎么回事啊！求解！

yujingfa

赶紧量一下线两端啊  有没有短路啊、断路啊

gaopanhome

yujingfa 发表于 2014-3-19 11:02
赶紧量一下线两端啊  有没有短路啊、断路啊

/ N2 U+ G" O% @* d( ]线是没有短路，彩条是有时有有时没有，之前的FPC排线中间没做隔离，
担心是串扰，这次排线间有加地但是还是有彩条，
% d" g2 m" ~( O) E1 p- E9 \8 i
. _1 b0 |8 |% f1 C+ ~& ^. X但是FFC就可以，不明白是怎么回事，

超級狗

gaopanhome 发表于 2014-3-19 18:44
8 \; x4 @+ g5 K  Q, [线是没有短路，彩条是有时有有时没有，之前的FPC排线中间没做隔离，
, T4 y7 c* u; i. K* L( ]8 f担心是串扰，这次排线间有加地但是 ...

# W  s2 l# r) p. R請問介面是 10/12 bit Parallel 還是 CSI？

6 R! Q8 X4 q6 C( H& E. ]8 I

yujingfa

是不是可以量下信号幅度有没有区别

zgq800712

FFC 是屏蔽的？FPC不是？

gaopanhome

zgq800712 发表于 2014-3-20 21:34
5 @4 ]5 j# s* g0 S2 xFFC 是屏蔽的？FPC不是？

  Z5 T5 f! T9 W+ @3 iFPC是做屏蔽处理了，FFC没有做屏蔽处理。

gaopanhome

超級狗 发表于 2014-3-20 08:31
請問介面是 10/12 bit Parallel 還是 CSI？

排线及接口网络如图所示，使用探针探测CS_PCLK时彩条加重，峰峰值大约3.1V,
1 l3 e  X! ^) ]: y( W1 s. I$ J" R在CS_PCLK上串33欧姆电阻后，峰峰值为2.5V，但是彩条消失，
1 B$ ]: s! U6 k: Y也有排线测试时CS_PCLK时彩条加重，峰峰值大约4V,

不明白为什么加电阻后 峰峰值减小了但是图像稳定了？
3 R* v7 y  d# H

gaopanhome

yujingfa 发表于 2014-3-20 12:50
0 |5 \4 L9 k5 s9 m3 v+ [是不是可以量下信号幅度有没有区别

+ ~3 [: ^( X) x* I' h信号线上的CS_PCLK 幅值是有变化的，
7 @  y7 {3 A/ [: I4 \2 m: }同一条排线未做屏蔽处理CS_PCLK 幅值 4.1V,
                     加屏蔽后CS_PCLK 幅值只有3.2V。

3 E& y2 D& r# b5 Y' r. y屏蔽处理只是将排线1,4挑起接外层屏蔽铝箔，为什么信号衰减就这么大啊！
6 m/ W' F* N! o' f# c) `
7 p( l9 W1 k% S% ?

yujingfa

gaopanhome 发表于 2014-3-21 19:37
; g% w  V9 O/ o5 e信号线上的CS_PCLK 幅值是有变化的，
同一条排线未做屏蔽处理CS_PCLK 幅值 4.1V,
9 i  D& G# T  K2 O$ j/ @+ S                     ...

$ |! e  i, p: O5 }我觉得你加了包地后信号完整性出了问题，至于具体什么原因我也不知道；看下你们的时钟频率或者信号的驱动幅度软件或硬件可不可以调整，或许可以改善

cvntao

gaopanhome 发表于 2014-3-21 19:29
0 A7 |& w& F; I# Q排线及接口网络如图所示，使用探针探测CS_PCLK时彩条加重，峰峰值大约3.1V,
6 ^/ h4 @; J" ]1 @$ J在CS_PCLK上串33欧姆电阻后 ...

4 H: Q2 v5 v! C1 Q" j33R电阻吸收了反射