找回密码
 注册
关于网站域名变更的通知
查看: 826|回复: 2
打印 上一主题 下一主题

DDR2信号测试问题请教

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2014-3-11 11:13 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
大家好,我在测试DDR2 DQS信号时候发现测试的电平与实际电平差距很大,实际按照spec里定义的,峰峰值应该在1.8V左右,但是我实际测试出的波形电平峰峰值有6V左右。。。
. Z7 z) X) d3 o3 |是不是我示波器设置问题,还是其他什么因素造成,测试的CLK的波形幅度没有问题,峰峰值1.8V到2V之间,频率也对

该用户从未签到

2#
发表于 2014-3-11 11:45 | 只看该作者
SPEC上面说的是单端的,你测试的差分信号的幅度吧,另外加上overshoot也差不多这些了。

该用户从未签到

3#
 楼主| 发表于 2014-3-11 12:48 | 只看该作者
我测的是差分的啊,Spec里说的也是差分的level; g; H+ t2 [9 g0 B, E

Untitled.png (70.33 KB, 下载次数: 2)

Untitled.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-29 09:18 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表