DDR3-USB-HDMI阻抗板应该怎样Layout规划

dck

假如有DDR3（单端50ohm和差分100ohm），USB2.0（差分90ohm），HDMI（差分100ohm）的6层板在Layout开始时，做阻抗控制应该怎样规划？
! E% g) k- c3 R. ]) k) G4 k, o
; n0 j$ v  D$ G* z1.第一个步骤是不是应该先跟PCB板厂沟通了解他们的加工工艺？需要了解的方面包含哪些呢？

2.从叠层上考虑，怎样兼顾阻抗走线线宽、间距与板厚度呢？

3.需要首先规划阻抗走线的走线层？

457958672

把叠层确定好了  用si9000算一下阻抗就可以了   阻抗线最好走表层  阻抗更容易控制

dck

457958672 发表于 2014-3-7 11:42
/ g1 f1 O3 I, K( b把叠层确定好了  用si9000算一下阻抗就可以了   阻抗线最好走表层  阻抗更容易控制

2.从叠层上考虑，怎样兼顾阻抗走线线宽、间距与板厚度呢？

$ A, l! o8 b4 ~: H假设板厚为1.2mm，叠层为TOP，GND1，Sig1，PWR，GND2,Bottom的板。DDR3走线走在Top，Sig1和Bottom三层，其中单独50ohm的在这三层都需要走线，时钟差分信号100ohm需要走Top和Bottom两层。
5 g2 Q3 a; F( z7 K, }8 V那么我是先考虑确定Top和Bottom层的差分100ohm走线规格，还是先确定Sig1层单端50ohm的。另外怎样兼顾1.2mm的板厚。
- {& G  l, T, f* {- z7 l, b

jimmy

一起确定50 和100 ohm, 50 和100 ohm的线在这三层都可以分布。
( h( P4 W9 o2 a: k7 C5 b2 O, K+ [
将你的板厚，层叠，铜厚，表面工艺告诉你的板厂就可以了。

dck

jimmy 发表于 2014-3-7 14:31
7 V  W: |" {. W4 d/ m7 `, G* M一起确定50 和100 ohm, 50 和100 ohm的线在这三层都可以分布。

9 h! L7 o  Z" u/ t将你的板厚，层叠，铜厚，表面工艺告诉你 ...

将你的板厚，层叠，铜厚，表面工艺告诉你 ...
; R2 ~) h$ K  y1 _2 ]% W
这是在走线好线之后才告诉板厂，还是在走线之前先跟板厂沟通好。
/ u8 ?5 V  z8 q/ l4 x! R/ u
如果是走好先之后才告诉板厂，那么我走线的时候怎样确定阻抗走线的线宽和线距？

scofiled

2 \: v7 D7 g7 S6 |# m! P# k7 |! X

dck 发表于 2014-3-7 14:59
将你的板厚，层叠，铜厚，表面工艺告诉你 ...
  |0 o% l; X, V. H4 M
这是在走线好线之后才告诉板厂，还是在走线之前先跟板厂 ...

- X- V' y  e( m* q. _  E5 L建议走线前就发给板厂沟通可行性，假设你画好后再跟板厂确认，板厂说做不到，你岂不是要大改？！
建议阻抗线走的粗一点，与其他线的间距大一点，这样板厂实际制作时有空间调整！