本站微信 收藏本站 设为首页
 找回密码
 注册
EDA365电子论坛网»电子社区 › 研发技术版块 › 电磁兼容&安规论坛 › ddr2 线宽7.3mil，边距5mil没问题求解
返回列表 发新帖
查看: 1144|回复: 0
打印 上一主题 下一主题

ddr2 线宽7.3mil，边距5mil没问题求解

[复制链接]
terry_5

该用户从未签到
跳转到指定楼层
1#
发表于 2014-1-27 13:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
前段时间，做了一块板，板子结构小，而且多种线有阻抗要求) M& n, D# p6 t
ddr2没空间布线，就用设置了线宽7.3mil，线距5mil   介质层4.7mil  匹配1900mil
6 y7 ^8 W6 x) Y9 u* U很担心，现在测下来，好像问题不大
0 E; w% s- |/ f% d" n( K3w，2w原则可以放宽吗    还是cpu太强大3 ^( k# q) S7 o/ o+ n- o; G+ k

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-24 07:50 , Processed in 0.078125 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表