求解 差分对旁边的GND孔作用

EDADQP

现在一般对差分线的设计都会在换层旁边添加GND孔做回流孔 请问这个孔加与不加具体有多大的差别.
/ ]% R2 o) |$ o2 j如果从top层换到第三层，俩个信号层共同参考GND02层这种情况还是否需要加GND孔，毕竟这样不存在回流平面远近的问题.
1 c5 @* U8 }6 x* d* H还一种情况受层叠限制top层fanout一段差分线信号参考面是GND，但走到内层只能参考电源平面 ，这样回流GND孔也失去了作用。
给的感觉就是打与不打都不重要了.
再退一步讲即便是打孔有好处而且非打不可，那回流GND孔距离差分孔多远合适呢，距离过近如果差分线比较多 势必影响内层负片电流通路
0 `/ `8 i" I* _如果远了 肯定是起不到效果了。
) R/ `- I" [& ~: `5 I希望有研究和经验的高手们帮忙分析下.

cousins

使用CPW算阻抗控制确定via到走线的距离
- W. c; G9 A( q* T- [这个孔是为了改善串扰用的  你不打孔，通过加大和其他走线的距离也是可以达到类似效果的

qiantan

在网上搜到了一种说法，觉得比较合理。。
直接发链接貌似不太受欢迎，不过搜一下很容易找到
0 P4 X# O) l3 v  v4 O6 ]+ v

在差分对换层但不换参考属性（即两个参考层都是GND或者同一个power）时，在靠近换层出打via，使回流路径缩短（附近没有via时会通过层间分布电容回流）；在换层时若参考平面属性发生变化时，应该在换层附近加旁路电容提供较短的回流路径。

; k; H* I: [" S0 g5 |
; F" T% _, d- V* x9 j现在的问题是，过孔的孔径/焊盘大小、电容的容值/封装具体是多少比较好呢？

xuexiyixia

qiantan 发表于 2014-12-1 16:26
在网上搜到了一种说法，觉得比较合理。。
5 n- v' |6 {' @( e直接发链接貌似不太受欢迎，不过搜一下很容易找到

; ~3 e% X6 f8 e- Z8 Y+ D这个需要通过仿真去确定。
3 H- k! b+ ?# b

Coziness_yang

差分信号的过孔设计跟GND层是两回事，GND层是为了给蚀刻的信号线做参考，而地过孔是为了给信号过孔做参考，信号过孔处有反焊盘，反焊盘的大小影响了信号阻抗，反焊盘越大，信号阻抗越大，设计地过孔可以降低信号过孔处的阻抗，使信号过孔处的阻抗跟信号线的阻抗尽量一致，从而减少信号的阻抗不连续。

往昔如梦

cousins 发表于 2014-1-17 16:56
; [( k6 u0 j  w7 a, @使用CPW算阻抗控制确定via到走线的距离
这个孔是为了改善串扰用的  你不打孔，通过加大和其他走线的距离也 ...

窜扰是一方面，从TDR，S21 S11以及相位等角度考虑都是有作用的，不单单是窜扰

honejing

仔细看这两张图，必能有所领悟，仿真是解答的手段之一。
5 T3 i  [. Y8 M
# X5 T! c3 ]4 k8 k$ r

Coziness_yang

honejing 发表于 2014-12-5 22:30
. a' ?! w% ~$ l仔细看这两张图，必能有所领悟，仿真是解答的手段之一。

我建议哥们将过孔的位置调整一下，将两个信号孔与GND孔形成一个三角形，而不是一条直线，这样的结果应该跟你这个图不一样，也许可以更好表达你想表达的意思。

cousins

往昔如梦 发表于 2014-12-5 21:15
窜扰是一方面，从TDR，S21 S11以及相位等角度考虑都是有作用的，不单单是窜扰

4 k! \5 @+ o5 j5 [5 k耦合线中，无论是奇还是偶模下的阻抗与串扰都是不可分割的。何况我也建议要用CPW来算差分阻抗了。不要把串扰和TDR，S21,S11,相位完全化为两个独立的概念，何况时域看XT依然是TDR/TDT，为什么呢？
7 C2 [' g8 p7 |, M7 x) H! y& X

7 b6 W5 r8 E, n; |% ^& m

zjt289198457

持续关注中ing！

liuzheqiyi

理解了········

bingshuihuo

honejing 发表于 2014-12-5 22:30
9 K* u* F6 w( ^! B仔细看这两张图，必能有所领悟，仿真是解答的手段之一。

这个是什么文档！！！