求解 差分对旁边的GND孔作用

EDADQP

现在一般对差分线的设计都会在换层旁边添加GND孔做回流孔 请问这个孔加与不加具体有多大的差别.
3 X+ f6 f9 N0 b' o如果从top层换到第三层，俩个信号层共同参考GND02层这种情况还是否需要加GND孔，毕竟这样不存在回流平面远近的问题.
还一种情况受层叠限制top层fanout一段差分线信号参考面是GND，但走到内层只能参考电源平面 ，这样回流GND孔也失去了作用。
* B, T# A, U7 M! c0 s5 e/ Z- E( U给的感觉就是打与不打都不重要了.
再退一步讲即便是打孔有好处而且非打不可，那回流GND孔距离差分孔多远合适呢，距离过近如果差分线比较多 势必影响内层负片电流通路
如果远了 肯定是起不到效果了。
- r9 w! l) n+ Z! g0 S希望有研究和经验的高手们帮忙分析下.

cousins

使用CPW算阻抗控制确定via到走线的距离
这个孔是为了改善串扰用的  你不打孔，通过加大和其他走线的距离也是可以达到类似效果的

qiantan

在网上搜到了一种说法，觉得比较合理。。
直接发链接貌似不太受欢迎，不过搜一下很容易找到
, k' y' X: j% r% ^, A

在差分对换层但不换参考属性（即两个参考层都是GND或者同一个power）时，在靠近换层出打via，使回流路径缩短（附近没有via时会通过层间分布电容回流）；在换层时若参考平面属性发生变化时，应该在换层附近加旁路电容提供较短的回流路径。

( F7 c: X9 z" T
. F( N! T, o4 J3 n6 w现在的问题是，过孔的孔径/焊盘大小、电容的容值/封装具体是多少比较好呢？

xuexiyixia

qiantan 发表于 2014-12-1 16:26
在网上搜到了一种说法，觉得比较合理。。
2 {: H9 W1 O# K* a7 X) k( o- e2 p5 e直接发链接貌似不太受欢迎，不过搜一下很容易找到

! @: g6 }( U  N& d这个需要通过仿真去确定。
7 e8 h4 k, ~1 I

Coziness_yang

差分信号的过孔设计跟GND层是两回事，GND层是为了给蚀刻的信号线做参考，而地过孔是为了给信号过孔做参考，信号过孔处有反焊盘，反焊盘的大小影响了信号阻抗，反焊盘越大，信号阻抗越大，设计地过孔可以降低信号过孔处的阻抗，使信号过孔处的阻抗跟信号线的阻抗尽量一致，从而减少信号的阻抗不连续。

往昔如梦

cousins 发表于 2014-1-17 16:56
) C2 I/ Z; A% E/ u5 r" f: ?使用CPW算阻抗控制确定via到走线的距离
  l9 q; K  i! p: R$ g这个孔是为了改善串扰用的  你不打孔，通过加大和其他走线的距离也 ...

窜扰是一方面，从TDR，S21 S11以及相位等角度考虑都是有作用的，不单单是窜扰
+ L. v: c1 A2 E$ m/ S1 i+ W! ^9 o

honejing

仔细看这两张图，必能有所领悟，仿真是解答的手段之一。
3 p2 y2 @# Q4 [. d* j3 d! f! }5 e

Coziness_yang

honejing 发表于 2014-12-5 22:30
1 n8 d5 ], n" x* t" @; N0 ^4 W仔细看这两张图，必能有所领悟，仿真是解答的手段之一。

我建议哥们将过孔的位置调整一下，将两个信号孔与GND孔形成一个三角形，而不是一条直线，这样的结果应该跟你这个图不一样，也许可以更好表达你想表达的意思。

cousins

往昔如梦 发表于 2014-12-5 21:15
) L. @+ z( }  x) ~窜扰是一方面，从TDR，S21 S11以及相位等角度考虑都是有作用的，不单单是窜扰

6 o! q# P5 a6 W7 ?$ e耦合线中，无论是奇还是偶模下的阻抗与串扰都是不可分割的。何况我也建议要用CPW来算差分阻抗了。不要把串扰和TDR，S21,S11,相位完全化为两个独立的概念，何况时域看XT依然是TDR/TDT，为什么呢？
$ m- r/ {+ \5 m4 h0 i) s5 R5 A
% i% v; z& a) ?  ^

zjt289198457

持续关注中ing！

liuzheqiyi

理解了········

bingshuihuo

honejing 发表于 2014-12-5 22:30
; `8 X/ n- A5 u7 _* v( \仔细看这两张图，必能有所领悟，仿真是解答的手段之一。

! i& d! ?( e7 P6 _7 j/ ]这个是什么文档！！！