二层板DDR3走线两个信号线周围包着地是什么作用呢，

liaotingkang · 发表于 2014-1-7 12:37

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

各位好：
图上黄色箭头指示，二层板DDR3走线两个信号线周围包着地是什么作用呢，

peterking · 发表于 2014-2-11 21:47

1.阻抗要求侧面的GND也可以控制impedance
2.GND为了更好的信号质量，减少COMMAND间的crosstalk

liuxy · 发表于 2014-2-12 13:37

1、很显然是阻抗控制用的
2、阻抗计算公式：Zo=[87/( Er +1.41)1/2]xln[5.98H/(0.8W+T)]，从公式中可以看到阻抗和ER、W、H有关。其中和ER、H成正比，和W、T成反比。
3、在多层板中，阻抗是通过调整线框、线和参考平面之间的距离来控制单端线的阻抗的，线越细阻抗越高，平面间的间距越大，阻抗越大。但是在双面板中，由于板子厚度就是平面间距，这种情况下阻抗已经无法控制了，因为如果你要控制50欧姆阻抗的话，那么你就将需要很大的线框。
3、但是DDR3对阻抗是有要求的，怎么解决呢？那就是楼主中板子的做法，采用共面线的方式来解决，即相邻的地线是信号线的参考，离的越近阻抗越小，在满足加工线宽的同时阻抗可以控制在70欧姆到80欧姆之间。对于一些普通的消费类产品，如网络机顶盒这种价格竞争惨烈的领域。DDR3的速率在800MBPS，则即便没有控制到50欧姆仍然可以跑起来的同时又将价格杀到最低从而增加竞争力。

elggle · 发表于 2014-2-12 21:25

lxizj 发表于 2014-1-7 13:24, B' i! s5 `. Q1 _/ w$ W+ ^: \
1.两层板不能控制阻抗。
0 Q$ ?* ^ |. c, g) G3 z+ L2.信号线走位包地是用来做信号的伴随地的，因为从你板子上看，bottom是没有完整地 ...

谁说两层板不能做阻抗控制了，呵呵，只要下面完整完全可以啊，下面不行同层旁边也可以啊

liaotingkang · 发表于 2014-1-7 12:38

还有两层板怎么控制阻抗呢，

lxizj · 发表于 2014-1-7 13:24

1.两层板不能控制阻抗。
2.信号线走位包地是用来做信号的伴随地的，因为从你板子上看，bottom是没有完整地的。如果没有伴随地，信号的回流会成问题。

八卦下，LZ家做RK平板吗？

liaotingkang · 发表于 2014-1-7 15:33

bottom 是完整的地，请问题下，控制阻抗的条件是？

liaotingkang · 发表于 2014-1-7 15:35

如果两层板不能做阻抗的话，哪DDR的数据和地址都是走50 ohm，CLK 差分对为100 ohm，哪这块怎么调的阻抗呢，大侠！！！！

jinxinyu · 发表于 2014-1-7 15:37

可以认为就是为了阻抗匹配。阻抗计算工具Polar的模型里面好像有这个模型。

liaotingkang · 发表于 2014-1-7 15:40

Polar99 哪个模型，求上图！！
大侠

liaotingkang · 发表于 2014-1-7 16:15

bottom 是完整的地，请问题下，控制阻抗的条件是？

meng219902 · 发表于 2014-1-7 19:35

ding一个

861210968 · 发表于 2014-1-8 20:36

作用就是防止干扰

aptx4689lx · 发表于 2014-1-9 23:37

我告诉你，两层做阻抗不再是与底面的参考层，而是与线两侧的地做。是做阻抗的。而且数字信号隔地本就减少串扰。其实原则上任意要求阻抗的线都应该两侧配地，只是现在阻抗的变化对信号的影响还在能接受的范围内。

isaac2429 · 发表于 2014-1-10 10:51

F:\cross\2014-01-10 10 50 07

isaac2429 · 发表于 2014-1-10 10:52

不会上图，见附件。

maikeo · 发表于 2014-1-11 22:37

两层板做阻抗控制叫做共面阻抗

qiangqssong · 发表于 2014-1-13 16:31

这个13、14楼说的很清楚了！！就是做阻抗控制用的！！

帐号		自动登录	找回密码
密码			注册

二层板DDR3走线两个信号线周围包着地是什么作用呢，

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1

二层板DDR3走线 两个信号线周围包着地是什么作用呢，

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1

二层板DDR3走线两个信号线周围包着地是什么作用呢，