找回密码
 注册
关于网站域名变更的通知
查看: 2285|回复: 5
打印 上一主题 下一主题

请教:FLASH 在PCB layout 的时候需要做等处理吗??

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-11-29 19:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
以前做过的板子,我记得FLASH都不需要做等长处理,  O, t' u8 J1 p
因为速率不是很高,但是还是有点困惑,
' F5 S7 M7 S) X有高手能否详细说明一下!多谢!!

该用户从未签到

推荐
发表于 2013-11-30 12:23 | 只看该作者
理论上是要等长,实际使用中都不需要的
  • TA的每日心情
    开心
    2023-2-12 15:39
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2013-11-29 23:14 | 只看该作者
    nor  nand  or emmc,4G,8G,16G OR 32G,理论上是要等长,但我们之前做的都没有等长,也没什么问题7 N/ J; y( U* e, [% w) ~. a

    该用户从未签到

    4#
    发表于 2013-12-1 22:26 | 只看该作者
    只要长度不是相差太大就好!

    该用户从未签到

    5#
    发表于 2013-12-5 22:58 | 只看该作者
    哈哈,自己搞的时候没想那么多,反正读取的速度和频率又不是很高

    该用户从未签到

    6#
    发表于 2013-12-9 12:42 | 只看该作者
    等长都有个范围,误差可以控制±1mil或±1000mil,甚至可以控制±10000mil。假如板子上总线类型数据的长度误差(时序延迟)在理论值上还有一定的余量,可以认为是不用做等长。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-28 21:46 , Processed in 0.109375 second(s), 25 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表