找回密码
 注册
关于网站域名变更的通知
查看: 2040|回复: 1
打印 上一主题 下一主题

[仿真讨论] 小发现:阻抗随频率增加不一定会减小

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-10-8 17:43 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 qingdalj 于 2013-10-8 17:46 编辑 8 [" n! b7 Y  ~  u2 Y
: C& I. M- R4 c" i' s
       许多人都在讲随着频率的升高,传输线的特征阻抗会减小,我也一直这么认为。之前虽然有些疑问,但苦于无法验证自己的想法。用过polar的人应该都见过与下面类似的结果,相信很多人也是基于此得出的结论吧。
; G- P1 \/ q9 q! F( n/ r % R5 x( T, X/ u5 @
       随着频率的升高,传输线电感会减小,而对于大多数PCB材料在频率升高时它的介电常数也会减小,从而导致传输线的有效电容也会减小。电感和电容都发生了变化,这使的我们不好判断阻抗的变化趋势了。
: v9 x8 t1 _) _    这里选取一种PCB材料的PP,它的参数如下图:
5 F& B9 D  o5 ^& Q" S! ^# v " D$ ~* Q3 |; g* G5 h
       首先根据上述参数调整叠构,使得差分对阻抗约为90欧姆,如下图:$ o9 t2 ?/ ?3 p  X. ?8 t$ ^  `

. g% k0 }0 I1 }- W* I: n       然后,将介质材料的介电常数按上面数据设置为分段形式:5 d9 C' E, b- Y+ t0 a9 U0 x* y
7 \5 p8 i' ?# G' d
       然后点击calculate,得到如下结果:
! C4 T5 m6 Q, X- u/ ^ - }0 E6 T; G- O! o6 V
       这里给出不设置分段介电常数情况下的结果方便大家对比:
2 w1 `) T# {$ ?3 H  S& y+ k
# o$ {) {" g" t& }0 N$ ~' n# l5 ~( F$ M( N) w
       现象描述:(1)介电常数分段情况下,在1GHz以内阻抗随频率增加而减小;1GHz以上阻抗随频率增加而增加(变化幅度较小),最终趋向稳定。
2 @% _  H- t( n, g* t4 K              (2)介电常数固定的情况下,传输线阻抗随频率增加而减小,最终趋向稳定。$ y. b* K3 ]: i
% g6 F( c+ p, Y- p) F- F
    原因分析:对传输线阻抗产生影响的因素为电感和电容,电感减小导致阻抗减小(假设电容不变),电容减小导致阻抗增加(假设电感不变)(1)介电常数分段情况下,1GHz以内介电常数没有变化,仅电感对阻抗产生了影响;1GHz以上电感和电容都减小,共同影响了传输线阻抗。(2)介电常数固定的情况下,阻抗只受电感变化影响,电感持续减小导致阻抗持续减小。  l4 O7 {( Z  ?3 P5 l

4 P. @1 x% e3 h    结论:频率升高,传输线的阻抗不一定会减小,可能会增加,也可能在不断波动。这里是特例,当然不能认为频率升高阻抗就增加了。
  t0 N+ q8 x1 W( @
3 G6 J8 z0 }. g8 N: {, N附:% e4 S* ^, f) B0 r8 O
介电常数分段情况下,电容和电感的变化如下:+ I- E7 Y$ ^- z

: S( X! G; S2 K+ j2 l
0 s6 v. ?) ?- m0 e介电常数固定情况下,电容和电感的变化如下:
" u, G0 O+ N  E) s6 v# Y( S/ k
) `8 Z% x3 P1 w, d2 k7 ^
& m0 o: B  E4 P; X% M

该用户从未签到

2#
发表于 2013-10-9 14:42 | 只看该作者
谢谢楼主的分析与分享!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-4 12:09 , Processed in 0.093750 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表