FPGA JTAG调试正常，烧写后功能失败

飞雪逐青

现象：
1.在JTAG调试模式，FPGA配置正常，通过SignalTap查看逻辑功能正常（输出端口）。
1 V  `! B# K' v/ }" n. S2 R$ k+ N+ d2.配置芯片（EPCS4）可成功烧写，配置模式AS模式。
9 J& S4 [$ s8 i7 K( Q8 D3.烧写后重启单板，FPGA功能无输出。
% h# N5 v1 Z( e: F( H7 {* H
解决：
3 }- w8 T4 g9 y1 W" x* Y1.FPGA引脚补焊后，烧写后FPGA功能正常。
! @6 ?+ T  i% @9 i) s( w" E2 _
& w# k. t/ w6 ?8 k不知道那些引脚会导致上述所描述的现象？？？

guowei680

msel0-1-2，dclk,asdo等都有可能

飞雪逐青

guowei680 发表于 2013-9-15 06:41
" ~8 Q; O9 @0 q, [7 zmsel0-1-2，dclk,asdo等都有可能

这些引脚应该会 影响烧写吧！

zgq800712

你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

飞雪逐青

zgq800712 发表于 2013-9-16 08:19
+ f9 W% V1 S) y你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

配置文件用的就是.jic文件。