FPGA JTAG调试正常，烧写后功能失败

飞雪逐青

现象：
' F* S% e# U" U  i: r3 s1.在JTAG调试模式，FPGA配置正常，通过SignalTap查看逻辑功能正常（输出端口）。
5 Y! d) ^, _3 Q) q! @2.配置芯片（EPCS4）可成功烧写，配置模式AS模式。
5 G2 g' o0 ~3 M1 a3.烧写后重启单板，FPGA功能无输出。
  [( {5 J: y# s3 z7 ~, q
解决：
1.FPGA引脚补焊后，烧写后FPGA功能正常。
4 g8 t0 \/ u$ w" ]
0 {% B+ ^/ a1 V- y; J' n不知道那些引脚会导致上述所描述的现象？？？
5 |8 H& A7 a" F* Y9 q1 B9 m

guowei680

msel0-1-2，dclk,asdo等都有可能

飞雪逐青

guowei680 发表于 2013-9-15 06:41
: \7 Z( @: C% l/ P& Q- N9 @* s, wmsel0-1-2，dclk,asdo等都有可能

这些引脚应该会 影响烧写吧！

zgq800712

你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

飞雪逐青

zgq800712 发表于 2013-9-16 08:19
你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

配置文件用的就是.jic文件。