FPGA JTAG调试正常，烧写后功能失败

飞雪逐青

现象：
) b/ J; U# ^! F, _/ [: W+ @1.在JTAG调试模式，FPGA配置正常，通过SignalTap查看逻辑功能正常（输出端口）。
  g! a& o% p, h2.配置芯片（EPCS4）可成功烧写，配置模式AS模式。
3.烧写后重启单板，FPGA功能无输出。
# w: A7 i2 u/ x" j! j
% u3 c1 R/ V+ i0 ]6 p解决：
1.FPGA引脚补焊后，烧写后FPGA功能正常。
/ w, T5 [2 {+ e: U, ?
0 e1 v0 A/ s( b( e) R" x不知道那些引脚会导致上述所描述的现象？？？

guowei680

msel0-1-2，dclk,asdo等都有可能

飞雪逐青

guowei680 发表于 2013-9-15 06:41
; f7 G9 a9 J5 ~1 Smsel0-1-2，dclk,asdo等都有可能

( F$ P2 ^9 i% V( H6 q1 L0 P; l' d这些引脚应该会 影响烧写吧！

zgq800712

你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

飞雪逐青

zgq800712 发表于 2013-9-16 08:19
" U& i( v/ y1 {! D你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

/ [* m* L" K  x配置文件用的就是.jic文件。