找回密码
 注册
关于网站域名变更的通知
查看: 1720|回复: 7
打印 上一主题 下一主题

线传播延时大于1/2数字信号驱动端的上升时间, 信号是高速信号 这句的含义?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-9-12 14:40 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 happy053000 于 2013-9-12 15:09 编辑
% V" |/ N4 a- {0 g- o$ M! |: f7 y0 j# H: ?4 }! m4 h9 D. {7 s
请教大家一个问题:
# D1 g6 c8 f3 f2 u* G) u在《cadence高速电路板设计与仿真——信号电路完整性分析》里有这么一句话:- ^: a; D  B$ Q& l, s# y
通常约定如果线传播延时大于数字信号驱动端上升时间的1/2,则认为此类信号是高速信号并产生传输线效应。2 h, z5 {% U7 ]  }4 Y% u

- S, e, Y! `' D3 u- w, |2 fPCB线迹的位置A为驱动端,B为信号接收端,如图所示,
% C0 w* _: L) Q5 L" Z8 k
# c! Q2 |' d( f" T- M/ k: M' q3 E
3 V) _5 y4 c; X& V1 ?
- |! ^3 `. k  b  Q- ?0 U  Y线传播延时是否指的图中的Td?   驱动端上升时间的1/2 为 1/2Tup
. Z! s9 b, s4 F9 R 如果Td大于1/2Tup,则为高速信号? 如果距离远近相同 ,高速PCB和低速PCB中,Td这个值是不应该是相同的吗?
  B# O$ k: J% n# A或者是高速PCB的频率太高,造成Tup比低速板子的Tup 数值大,会造成Td大于1/2Tup
9 i& I- h$ V0 j7 d3 Z: |3 E. ~' J; b/ a/ d: v! n
应该如何理解 “线传播延时”这个词?

该用户从未签到

推荐
发表于 2013-9-15 20:49 | 只看该作者
本帖最后由 kevin890505 于 2013-9-15 20:50 编辑 . y* ]: u) [" q" g) y5 _2 ?

3 }# S' m$ ?* FLZ理解没有问题,1,2就不说了,就3,4的个人理解谈下:2 P$ H: Z5 T' {
距离远近相同,不代表环境相同,因为传播延时可不是像光在真空传播那样,信号的传播,其实是场的传播,延时这个参数和你的层叠,走线在表层还是内层,寄生参数,经过IC本身延时的差异等都有关系.
! `2 ~0 ~# |" X7 D) b+ r8 ^7 [4 Q0 ~& l3 ]0 J4 W, U
高速PCB频率太高,这个说法欠妥,大家都知道74系列逻辑门,但74中有个74F系列IC,这一系列的器件和其他最大的不同就是FAST,上升沿非常陡峭,其实从理论来说,我们的信号越陡峭,越理想,但实际中,越陡峭,信号完整性问题就越突出.
. t9 n+ z3 R- ?9 |' ]此处打个比方,比如一个普通的几M的信号,中间经过74HC系列逻辑器件,一般不管我们怎么设计走线,都不会出现信号问题,但是如果你用74F系列,在经过74F前,上升沿很长,但经过74F后上升沿变为1ns级别甚至更短,这种情况下如果你在设计和走线的时候不多思考,将来有可能就悲剧.7 c6 n1 A! P' F2 s
3 p% m" B7 y5 [6 d2 y+ `' y0 K

该用户从未签到

2#
发表于 2013-9-12 15:25 | 只看该作者
时延是指 信号从发送端到接收端所需要的传输时间。一般来说在FR4材料中,信号传输速度为6inch/ns,时延就可以算为走线长度与传输速度的比值。
9 K) `  C0 E" q; E( e4 Y: {! |上升时间就是楼主画出的TUP的那段,上升时间一般取信号周期的1/10(不是绝对的1/10)。
' Y- U) ^1 W" \) L
( A# b% Q4 `  c) I5 X通常在工程中我们把100MHZ以上的信号称为高速信号,但是随着生产工艺水平的提高,信号上升沿时间也越来越短,一些低于100MHZ的信号也要引起工程师的注意。
$ S9 ^* ]# H9 m2 ?* T) U/ ~0 U2 J+ w9 v% G
个人认为:线传播延时大于1/2数字信号驱动端的上升时间的信号,会引起信号完整性问题,从而将其定义为高速信号。因为在很早以前,都是低俗信号时,基本不存在信号完整性问题。

该用户从未签到

3#
发表于 2013-9-12 15:46 | 只看该作者
个人感觉:' e" ~- U0 h  a" L
       线传播延时是否指的图中的Td?   驱动端上升时间的1/2 为 1/2Tup====>楼主的理解是正确的。  N- k1 Z3 s+ _1 O+ d: Z6 x* W4 G6 t
       如果Td大于1/2Tup,则为高速信号?=====>如果满足这个条件,应该是需要通过高速信号的设计方案来处理了。
- ?, o* t4 Z, S1 I) J- o" }       如果距离远近相同 ,高速PCB和低速PCB中,Td这个值是不应该是相同的吗? ====>如果过孔数量,器件管脚都一样的话,我个人认为Td是应该相同的。- U5 _* j. I- e2 M
       或者是高速PCB的频率太高,造成Tup比低速板子的Tup 数值大,会造成Td大于1/2Tup===>是因为器件要求的信号上升时间减小了,造成Tup的值也减小了。所以就容易满足Td>1/2Tup了。所以就需要运用高速信号设计的方案来处理这类问题了。
- C* g4 P& M. q9 b; n       PS:以上都是个人理解。正确答案可能需要版主才能给出了。

该用户从未签到

4#
 楼主| 发表于 2013-9-15 15:38 | 只看该作者
本帖最后由 happy053000 于 2013-9-15 15:48 编辑
/ P) }- h. S- {6 q4 F. R7 J$ ^* O* E! B3 C0 }! v' Z7 I) i
看到一些资料,7 @( s1 N# I5 A# j
http://blog.csdn.net/xqmoo8/article/details/8051415
4 |) {5 s% O4 H+ c2 B9 g# R; j+ R- p/ h6 K2 m
介电常数εr,会造成 Td变化,1 {2 ], \9 L$ F: O0 J1 a3 q
是不是 也会造成  Td 延长而  大于Tr/2   ?? ( U2 K$ G7 n. V5 t# a
还是这个 因素  没有太大影响?
! |: `, ?. I; [6 Y

该用户从未签到

6#
发表于 2013-9-16 09:34 | 只看该作者
kevin890505 发表于 2013-9-15 20:494 {7 b2 F1 r; L8 I, G4 p) |
LZ理解没有问题,1,2就不说了,就3,4的个人理解谈下:1 L  i( d1 D% d* ~8 z& E
距离远近相同,不代表环境相同,因为传播延时可不是像光 ...

: t- }4 T  ?. s话说遇到74F系列,在信号输出端,并联一个小电容到GND,应该可以减缓信号上升速度,上升沿变长。从而解决一些信号完整性问题吧。

该用户从未签到

7#
发表于 2013-9-16 09:43 | 只看该作者
zlpkcnm 发表于 2013-9-16 09:341 z$ _5 V4 O9 K6 ~3 g# P
话说遇到74F系列,在信号输出端,并联一个小电容到GND,应该可以减缓信号上升速度,上升沿变长。从而解决 ...

& |$ m9 j) U2 U# P  m  H请看最后一句话“这种情况下如果你在设计和走线的时候不多思考,将来有可能就悲剧.”
. O/ a" K0 H4 r; d6 a我举这个例子只是想说明上升沿关系。仅此而已。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-9-20 19:48 , Processed in 0.125000 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表