7.9EE 无属性铺铜问题

romio2009

各位大神,
5 F! Z/ q& N/ C5 T( A
如下图,有个元件从原理图导过来时没有网络属性. 本身也是一个孤立的零件,不与其它元件相连.

用place plane shape铺铜jf ,铜皮会避开这个元件. 也会避开过孔.图中过孔位置,是我我在CES里设计了 via to plane 间距是0的效果.
  k( c; y7 F% E1 u( A
& I6 V0 P: l! ?* R0 c如何才能让铜皮达到buried的效果呢?
* ?% M4 D: G4 e
谢谢了.
: t4 q  @- L$ ?3 N
6 y; I) |# a2 W1 M) Q" i% y( E$ p

simhfc

既然是孤立器件，为什么又要与铺铜相连接呢？

romio2009

simhfc 发表于 2013-8-23 21:50
既然是孤立器件，为什么又要与铺铜相连接呢？

7 E$ k8 q  w# @0 ?7 S' d, y4 @$ S. S5 r' E后面要做分层资料的提供给客户,那里铜皮避开后,单独的线路层就会有个洞...

yth0

用Conductive Shape不行吗？