RK2918__DDR3__LAYOUT重点事项

Timjiang · 发表于 2013-8-12 18:03

您需要登录才可以下载或查看，没有帐号？注册

x

linb · 发表于 2015-7-13 09:39

"B）据实测分析，CLK 需要做200ps 左右的附加延时才能与
Address/Command、Control 时序对齐。所以，要求PCBLayout 时
CLK 差分对应比Address/Command 、Control 长
1000mils~1200mils。" CLK 线需要长这么多吗？

宇轩 · 发表于 2017-12-27 14:53

新手入门的好资料、、、谢了。% n0 n4 S4 j6 j# f: \0 j xxx来到此地一游、、、

xingqier322 · 发表于 2015-6-12 16:36

针对性有点片面，不过希望能做个参考，还是感谢楼主分享

zm110911 · 发表于 2013-8-15 10:10

新手入门的好资料、、、谢了。
xxx来到此地一游、、、

liangkai520 · 发表于 2013-8-23 11:40

hnhjw · 发表于 2013-8-26 08:32

好资料好资料好资料

Sodonn · 发表于 2013-9-11 11:12

好资料

lchpcb · 发表于 2013-9-12 09:33

学习！学习！

James‘ · 发表于 2013-9-17 15:12

两片DDR3不是需要走菊花链吗？

lcywzg2008 · 发表于 2013-9-17 16:03

？、？、看看

yulei2633 · 发表于 2013-9-23 13:22

好东西1

xiaoyangren · 发表于 2013-10-6 20:38

新手学习了，非常感谢楼主分享

7878678 · 发表于 2013-10-18 17:30

Thank a lot

7878678 · 发表于 2013-10-18 17:32

Thank a lot

fengxue · 发表于 2014-6-5 14:51

新人学习！谢谢

EDA608 · 发表于 2014-11-6 11:01

提示: 作者被禁止或删除内容自动屏蔽

elex2014 · 发表于 2014-11-6 16:14

谢谢分享

帐号		自动登录	找回密码
密码			注册

RK2918DDR3LAYOUT重点事项