有没有在X86平台下挂FPGA的,求教

zlpkcnm

超級狗 发表于 2013-8-13 22:20
你說呢～？

! Z- F9 S% c% O8 Y3 U6 d7 Qhttp://blog.sina.com.cn/s/blog_6472c4cc010185pf.html
! m# O/ ?# D% ?% w这是小子在一篇博客上看到的。貌似CROSSLINK有些不足之处，后来使用NTB非透明桥就能很好的解决。至于博客这个部分内容（关于CROSSlink）准确性，小子也不敢确定。如果这是真的，也就难怪小子没怎么注意CROSSLINK了。{:soso_e156:}

part99

zlpkcnm 发表于 2013-8-13 20:47
( x7 m8 r! k" C感谢版主您的提醒~~~
2 \& s! @$ r( K
小子才疏学浅，

/ m+ E4 w4 ~' h/ {9 L你们太厉害了，我只用local bus连过FPGA，给你们一提醒，才知道水深水浅。。。{:soso_e127:}

zlpkcnm

part99 发表于 2013-8-14 10:34
& ]' z' @, t9 N5 Q3 f1 }% t! k8 S( }! P你们太厉害了，我只用local bus连过FPGA，给你们一提醒，才知道水深水浅。。。

您说的这种我也见过。有不少系统是通过DSP与FPGA共同完成的。很多情况下，两者都是通过LBI（local bus interface）来进行数据交换，而且一般还会在LBI上挂点NOR FALSH 和SRAM之类的吧。

part99

zlpkcnm 发表于 2013-8-13 22:06
5 G( g3 \1 t2 v& p您说的这种我也见过。有不少系统是通过DSP与FPGA共同完成的。很多情况下，两者都是通过LBI（local bus in ...

{:soso_e179:}
' _! G  G2 d4 ^. N! T6 ]; O2 o# fLBI由CS，ALE等控制，常见有power pc和ARM

超級狗

part99 发表于 2013-8-14 10:34
你们太厉害了，我只用local bus连过FPGA，给你们一提醒，才知道水深水浅。。。

" s2 \7 }* I$ J9 V: I  }2 E其實我也是只做過 Local Bus 的設計。
" T' {# B5 f2 N% c) a
{:soso_e106:}

你以為大家都是神啊～

{:soso_e122:}

知道方法不代表一定做過！
6 f% B6 h9 K( @
  u8 @- z) d; J% g{:soso__3110130392203091378_3:}

但多所涉獵是必要的，因為哪天主子要你做出來的時候，就一定要生得出來。

5 V1 |8 a, H5 N0 n/ s! A
  J! {! n& l; K% h" G

306533244

应该可以挂起

liqiangln

从单板的上电顺序上讲，应该是FPGA先上电，然后释放X86的复位，这样CPU做PCIe扫面的时候，就不会冲突。

part99

liqiangln 发表于 2013-8-15 05:23
从单板的上电顺序上讲，应该是FPGA先上电，然后释放X86的复位，这样CPU做PCIe扫面的时候，就不会冲突。

我开始也这样想，后来才想明白，这样是不行的，因为这是x86平台，你设计的板卡要符合大多数的x86电脑，所以，你没法控制CPU上电后于FPGA。如果是embedded，那就没问题。

guoxiaowei

你可以去了解一下X86平台的上电时序先，你可以把FPGA当做一个装在PC上的PCI从设备，这样你就好理解了，从X86上电时 序上看，你的FPGA是先完成复位初始化的，然后北桥，CPU依次复位，然后CPU才发出第一条指令去读BIOS完成上电自检，然后你的FPGA能识别了{:soso_e113:}

guoxiaowei

超級狗 发表于 2013-8-14 21:16
其實我也是只做過 Local Bus 的設計。

" o) @) N" V; ]8 \9 a

你可以去了解一下X86平台的上电时序先，你可以把FPGA当做一个装在PC上的PCI从设备，这样你就好理解了，从X86上电时 序上看，你的FPGA是先完成复位初始化的，然后北桥，CPU依次复位，然后CPU才发出第一条指令去读BIOS完成上电自检，然后你的FPGA能识别了

guoxiaowei

part99 发表于 2013-8-16 10:02
我开始也这样想，后来才想明白，这样是不行的，因为这是x86平台，你设计的板卡要符合大多数的x86电脑，所 ...

  o! g5 Z: k4 }
你可以去了解一下X86平台的上电时序先，你可以把FPGA当做一个装在PC上的PCI从设备，这样你就好理解了，从X86上电时 序上看，你的FPGA是先完成复位初始化的，然后北桥，CPU依次复位，然后CPU才发出第一条指令去读BIOS完成上电自检，然后你的FPGA能识别了