找回密码
 注册
关于网站域名变更的通知
查看: 7391|回复: 15
打印 上一主题 下一主题

allegro等长设置问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-8-1 09:54 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式
1金币
等长设置好后,显示的长度与实际长度不一致,请问这是什么原因呢???{:soso_e183:}
; q  z5 |: K/ H$ G& ~& h0 x7 X" X

最佳答案

查看完整内容

去掉下图中的Z Axis Delay即可不包括过孔长度
  • TA的每日心情
    开心
    2024-2-21 15:59
  • 签到天数: 313 天

    [LV.8]以坛为家I

    2#
    发表于 2013-8-1 09:54 | 只看该作者
    去掉下图中的Z Axis Delay即可不包括过孔长度
    - z4 I. ], c$ ?  B) X: K# A. W

    点评

    支持!: 5.0
    支持!: 5
    谢谢指教。最好说明版本。  发表于 2013-8-6 20:07

    该用户从未签到

    3#
    发表于 2013-8-1 21:27 | 只看该作者
    什么是显示长度,什么是实际长度啊

    该用户从未签到

    4#
     楼主| 发表于 2013-8-2 09:19 | 只看该作者
    李明宗伟 发表于 2013-8-1 21:27 ; m" ~: F/ X6 @+ [- \
    什么是显示长度,什么是实际长度啊
    ' o( C: h$ |# F% d
    show net 的时候显示如下,为什么会出现BOTTOM/BOTTOM,Zall=32 MIL,不知道哪边设置错了
    . S5 x2 J5 @( m! J( @: Y3 L& N, k( h( y9 G
    ; a% m) B; _8 Y$ k0 S
      Net Name:            XM1_DATA15
    : V& k  d  {* v. k9 n  Member of Bus:       XM1-D1
    . Q5 q( X8 ^  y! ~$ O( R6 x3 M$ r8 n2 d
      Pin count:              20 [$ u+ e1 Z8 I& L
      Via count:              4; a0 R: [; R2 v1 Z! `
      Total etch length:      903.28 MIL  
      h9 Y% W$ q+ G  Total manhattan length: 430.73 MIL# G  @/ U8 }6 c, d
      Percent manhattan:      209.71%' X1 a/ S' |3 `" G& Q; ]' V5 Z

    # o( U3 }' z' P6 P3 h6 S7 U- A  Pin                     Type      SigNoise Model        Location
    ( G; O" U3 M/ b' \& @" h' p  ---                     ----      --------------        --------) O& ^8 s. [6 c
      U4.B9                   UNSPEC                          (-1516.62 685.41)
    . a7 y. L4 q+ q0 {7 G  U1.C17                  UNSPEC                          (-1184.58 784.10)" @5 R' `6 e5 m& z( J1 ~
      M: F5 B4 u8 [2 D' \
      No connections remaining( V+ ]1 Y6 \( P7 S

    : z) F4 G1 ^% N4 h  Properties attached to net
    / H; Z; u$ N8 y* Y+ a- q    BUS_NAME          = XM1-D1
    ; X: \' X% m& @/ t4 N1 l  K2 S    ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8, ?  S& Y4 T2 H% X' [, j

    , u* \9 u# }8 o7 C# B8 D2 C: x" @' y  Electrical Constraints assigned to net XM1_DATA158 N+ ^1 G8 X! p, R% B
        relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL
    - g" X4 p$ B, \2 \7 O7 G0 e) k- i/ ?2 S: T2 T: Q
      Constraint information:% Z  c! S2 J8 }! V
        (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1
    / V8 y: |# i+ ?1 O: \            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM
    " J2 `9 y* W  a  ]! T            (-1184.56,784.10) via GND07/BOTTOM, j$ q2 G/ p+ S1 i- f4 R7 g
          18.13 MIL cline GND07
    - d3 n9 e/ @5 X+ E8 n  E, {            (-1197.38,771.31) via GND02/GND07
    / m' ?, i! i% d1 G      639.6 MIL cline ART06# n* T! t0 p" K) |0 b
                (-1368.74,567.43) via GND02/GND07; h8 K% Q3 G0 H1 c' E4 v0 _
          30.94 MIL cline GND07
    $ @' ^  K7 u$ {) b0 l" j0 ?9 P6 W7 w            (-1393.13,581.82) via GND07/BOTTOM* F1 _+ D& X: @* H  @- _# z% |
          214.59 MIL cline BOTTOM% t  K0 @! `5 l+ |, P5 M9 Q
                (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL* X2 s$ E) K6 z) v+ \" R
      Member of Groups:
    6 D( D3 t% N+ I; N# p1 R    BUS             : XM1-D1
    , A5 T- D/ |/ P/ L

    该用户从未签到

    5#
    发表于 2013-8-2 09:28 | 只看该作者
    加我QQ739537967,给你看看

    该用户从未签到

    6#
    发表于 2013-8-2 21:58 | 只看该作者
    Total etch length和Constraint information中的不是同一概念;Total etch length只是走线长度,而Constraint information中的线长还会包括过孔等信息,是综合考虑的延迟。

    该用户从未签到

    7#
     楼主| 发表于 2013-8-5 09:37 | 只看该作者
    李明宗伟 发表于 2013-8-2 21:58 / i$ n! W+ A( S) B9 o- f" a
    Total etch length和Constraint information中的不是同一概念;Total etch length只是走线长度,而Constrai ...
    ( e* H: u, F- R
    那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length,而不是Constraint information的长度呢?

    该用户从未签到

    8#
    发表于 2013-8-5 17:18 | 只看该作者
    Relative Propagation Delay,如你所见,约束的是延迟,就是我之前所讲的包括过孔在内的所有因素导致的延迟;而如果你只是想约束走线长度的话,可以设置Total Etch Length,不过它不是相对约束。

    该用户从未签到

    9#
     楼主| 发表于 2013-8-6 09:45 | 只看该作者
    李明宗伟 发表于 2013-8-5 17:18 , `' y2 ?" @* K2 [, c
    Relative Propagation Delay,如你所见,约束的是延迟,就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...
    " Y( F; K- Z1 [) p+ j( \- o, C
    请问具体要怎么做?在哪边修改?

    该用户从未签到

    10#
    发表于 2013-8-6 09:55 | 只看该作者
    过孔的长度也算到里面去了,如果通孔板,你看下相差是不是就是板的厚度

    该用户从未签到

    11#
     楼主| 发表于 2013-8-6 10:27 | 只看该作者
    jiaoweiyong 发表于 2013-8-6 09:55
    " f. r: q" p. o) d过孔的长度也算到里面去了,如果通孔板,你看下相差是不是就是板的厚度
    4 q4 ?# z) d7 F7 K; ]% V
    我要怎样设定,才能不把过孔算在里面呢?{:soso_e183:}

    该用户从未签到

    12#
    发表于 2013-8-6 11:48 | 只看该作者
    tanghui1987510 发表于 2013-8-6 10:27 % M. x7 L2 ^+ o$ |6 k" k9 M' i
    我要怎样设定,才能不把过孔算在里面呢?

    8 m0 ^! c: s' m2 l1 E3 ^8 i( c直接查询不就可以了吗?显示的是走线的长度。

    该用户从未签到

    13#
    发表于 2013-8-6 11:50 | 只看该作者
    忘记了

    该用户从未签到

    14#
     楼主| 发表于 2013-8-6 12:45 | 只看该作者
    dzkcool 发表于 2013-8-6 12:21
    / j  N5 c. e! e- V5 g5 y去掉下图中的Z Axis Delay即可不包括过孔长度

    ' m' W* N4 Q) H: A0 m8 t; M! O( W{:soso_e183:} 正解,感谢!!!
  • TA的每日心情
    开心
    2024-7-11 15:39
  • 签到天数: 1 天

    [LV.1]初来乍到

    15#
    发表于 2019-8-8 09:37 | 只看该作者
    设定可以把表层的走线x0.9再记入长度吗
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-9-8 00:16 , Processed in 0.125000 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表