allegro等长设置问题

tanghui1987510

等长设置好后，显示的长度与实际长度不一致，请问这是什么原因呢？？？{:soso_e183:}
0 k, N4 K- ^; O9 S2 p+ U

dzkcool

去掉下图中的Z Axis Delay即可不包括过孔长度
8 ~/ r  F9 Y: g& w

李明宗伟

什么是显示长度，什么是实际长度啊

tanghui1987510

李明宗伟 发表于 2013-8-1 21:27
4 `* N! U8 V" K2 z1 X1 t4 _4 d  D+ V什么是显示长度，什么是实际长度啊

show net 的时候显示如下，为什么会出现BOTTOM/BOTTOM,Zall=32 MIL，不知道哪边设置错了
1 x3 @! q& c1 ]2 j
! @( W  g  s) `  ~8 M5 C% I# K
4 m# X3 n- F( e& D  Z  Net Name:            XM1_DATA15
8 `6 q. K5 x/ Z. G- ?, O3 `  Member of Bus:       XM1-D1
; Z8 q6 O6 r6 N9 Z. m- X. h
7 G+ [- x9 t2 x: s1 j8 v# G  Pin count:              2
7 B  F& f  g& {* p, M% L  Via count:              4
5 c% b. N& w4 q  _1 F  Total etch length:      903.28 MIL  
5 |$ O1 ~" J* H) U3 `" h9 ?  Total manhattan length: 430.73 MIL
3 e  e# ?7 |0 T1 ?" y) F3 K  Percent manhattan:      209.71%

  Pin                     Type      SigNoise Model        Location
  ---                     ----      --------------        --------
0 F6 L, p6 B$ O" c* p6 M9 o  U4.B9                   UNSPEC                          (-1516.62 685.41)
) O; n8 r( m( n6 p; z  U1.C17                  UNSPEC                          (-1184.58 784.10)
( t1 s% ]9 o: ~4 e& H
  No connections remaining
" q3 g( l6 \% [/ h( t2 c2 {
  Properties attached to net
    BUS_NAME          = XM1-D1
    ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8
0 O  B! v8 g$ R! G# z
  Electrical Constraints assigned to net XM1_DATA15
    relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL

  Constraint information:
7 q8 _% u1 N2 r    (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1
            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM
            (-1184.56,784.10) via GND07/BOTTOM
      18.13 MIL cline GND07
            (-1197.38,771.31) via GND02/GND07
      639.6 MIL cline ART06
7 `  V. J- _4 z% T! K6 V' `& {            (-1368.74,567.43) via GND02/GND07
8 F, |$ Q+ Y/ a3 V( g. e1 w      30.94 MIL cline GND07
9 Y: |& ^( N1 b$ h! Z            (-1393.13,581.82) via GND07/BOTTOM
      214.59 MIL cline BOTTOM
            (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL
  Member of Groups:
    BUS             : XM1-D1

在水一方@羽球

加我QQ739537967，给你看看

李明宗伟

Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constraint information中的线长还会包括过孔等信息，是综合考虑的延迟。

tanghui1987510

李明宗伟 发表于 2013-8-2 21:58
Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constrai ...

那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length，而不是Constraint information的长度呢？

李明宗伟

Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟；而如果你只是想约束走线长度的话，可以设置Total Etch Length，不过它不是相对约束。

tanghui1987510

李明宗伟 发表于 2013-8-5 17:18
Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...

请问具体要怎么做？在哪边修改？

jiaoweiyong

过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

tanghui1987510

jiaoweiyong 发表于 2013-8-6 09:55
& B; |/ a) Y9 k& }% w& A% U' u过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

) f% F) [/ `$ G我要怎样设定，才能不把过孔算在里面呢？{:soso_e183:}

lisatm

tanghui1987510 发表于 2013-8-6 10:27
; _% F  H9 O* t' r1 c我要怎样设定，才能不把过孔算在里面呢？

直接查询不就可以了吗？显示的是走线的长度。

jiaoweiyong

忘记了

tanghui1987510

dzkcool 发表于 2013-8-6 12:21
% y0 i" w  G. q0 K6 J8 x( V去掉下图中的Z Axis Delay即可不包括过孔长度

{:soso_e183:} 正解，感谢！！！

yangzhou1690

设定可以把表层的走线x0.9再记入长度吗