allegro等长设置问题

tanghui1987510

等长设置好后，显示的长度与实际长度不一致，请问这是什么原因呢？？？{:soso_e183:}

dzkcool

去掉下图中的Z Axis Delay即可不包括过孔长度
& ?0 Z4 |! v( L3 I: u8 h: E' B

李明宗伟

什么是显示长度，什么是实际长度啊

tanghui1987510

李明宗伟 发表于 2013-8-1 21:27
0 v  X1 A/ M" V0 k! d. ~什么是显示长度，什么是实际长度啊

& m5 J9 x0 @- q( Q0 Nshow net 的时候显示如下，为什么会出现BOTTOM/BOTTOM,Zall=32 MIL，不知道哪边设置错了

- a) z7 ]. w1 Z# z. b5 B
  Net Name:            XM1_DATA15
' C& w9 q+ @& |, z  Member of Bus:       XM1-D1

% M# y: W* k! b' K" i2 z  Pin count:              2
9 H: @! {. y' ]" i. p2 M0 B  Via count:              4
  Total etch length:      903.28 MIL  
. [" d* n- b# `0 u3 G  Total manhattan length: 430.73 MIL
  Percent manhattan:      209.71%
* A. }3 q4 x" u2 k! w
  Pin                     Type      SigNoise Model        Location
  ---                     ----      --------------        --------
# [% g3 ?2 T3 v8 f  x  r  U4.B9                   UNSPEC                          (-1516.62 685.41)
  U1.C17                  UNSPEC                          (-1184.58 784.10)

  No connections remaining
" E4 A9 h) J7 c
! H, [3 z3 `7 ?0 V  Properties attached to net
5 X; X3 m2 L- J; ]/ S! x, @    BUS_NAME          = XM1-D1
    ELECTRICAL_CONSTRAINT_SET  = XM1_DATA8
1 q% n' g, t8 c
: Z) H; q# R" A  Electrical Constraints assigned to net XM1_DATA15
3 q: @: f; _2 q5 }+ M' e5 s    relative prop delay: global group XM1-D1 from U1.C17 to U4.B9  delta=0.00 MIL  tol=20.00 MIL

  Constraint information:
$ V8 n6 G6 d. E2 k    (RDly) U1.C17 to U4.B9  min= 919.3 MIL  max= 959.3 MIL  actual= 935.28 MIL                   target=  (XM1_DATA12) U1.C18 to U4.D1
            (-1184.58,784.10) pin U1.C17,UNSPEC,BOTTOM/BOTTOM
            (-1184.56,784.10) via GND07/BOTTOM
      18.13 MIL cline GND07
* o: X3 _7 @8 e2 M! E" l9 m4 @& I            (-1197.38,771.31) via GND02/GND07
      639.6 MIL cline ART06
            (-1368.74,567.43) via GND02/GND07
2 E7 d  s# I- W4 ^0 W      30.94 MIL cline GND07
            (-1393.13,581.82) via GND07/BOTTOM
      214.59 MIL cline BOTTOM
            (-1516.62,685.41) pin U4.B9,UNSPEC,BOTTOM/BOTTOM,Zall=32 MIL
  Member of Groups:
7 c( W, c: Q+ ]" h! u1 l( p    BUS             : XM1-D1
  w: M8 N# e5 z

在水一方@羽球

加我QQ739537967，给你看看

李明宗伟

Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constraint information中的线长还会包括过孔等信息，是综合考虑的延迟。

tanghui1987510

李明宗伟 发表于 2013-8-2 21:58
Total etch length和Constraint information中的不是同一概念；Total etch length只是走线长度，而Constrai ...

那怎样才能在Relative Propagation Delay的Length栏显示的是Total etch length，而不是Constraint information的长度呢？

李明宗伟

Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟；而如果你只是想约束走线长度的话，可以设置Total Etch Length，不过它不是相对约束。

tanghui1987510

李明宗伟 发表于 2013-8-5 17:18
Relative Propagation Delay，如你所见，约束的是延迟，就是我之前所讲的包括过孔在内的所有因素导致的延迟 ...

请问具体要怎么做？在哪边修改？

jiaoweiyong

过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

tanghui1987510

jiaoweiyong 发表于 2013-8-6 09:55
9 |( R+ S# q4 C7 [: ^9 O; [过孔的长度也算到里面去了，如果通孔板，你看下相差是不是就是板的厚度

我要怎样设定，才能不把过孔算在里面呢？{:soso_e183:}

lisatm

tanghui1987510 发表于 2013-8-6 10:27
我要怎样设定，才能不把过孔算在里面呢？

. L& z9 U8 Q5 }+ k0 c8 c6 O直接查询不就可以了吗？显示的是走线的长度。

jiaoweiyong

忘记了

tanghui1987510

dzkcool 发表于 2013-8-6 12:21
去掉下图中的Z Axis Delay即可不包括过孔长度

- S+ l2 W3 ?& G% \& f+ }  l{:soso_e183:} 正解，感谢！！！

yangzhou1690

设定可以把表层的走线x0.9再记入长度吗