求狗粮！输入、输出电容是用来表征什么的参数？大家说说自己看法

xiongbindhu

CI，对于一个输入管脚，就相当于这管脚并了一个CI大小的电容？信号由低电平到高电平就是相当于把这电容充电？从低电平充到VIH的时间跟驱动电流有关？信号频率一定的情况下，CI越大是不是需要的驱动电流越大？芯片管脚的信号频率越高CI是不是就越小？CO又怎么理解？

xiongbindhu

自己顶{:soso_e112:}

超級狗

7 Y3 `0 A+ ]: h( Z) C' Q3 ?
CMOS Logic Dynamic Power
The device dynamic power requirements can be calculated by the equation:
7 `) F) d/ ], V* j, _: |# y+ }0 MP_D = (C_L + C_PD) x V_CC² x f
where:
P_D = Power dissipated in mW
; L0 p- O4 y- _C_L = Total load capacitance present at the output in pF
" e6 L! H+ J- i6 t) hC_PD = A measure of internal capacitances, called power dissipation capacitance, given in pF
V_CC = Supply voltage in volts
f = Frequency in MHz
  E7 g' ^& ^" \6 ]
{:soso_e104:}

超級狗

' u( }2 w8 _7 F

• C_IN : Input Capacitance - The parasitic capacitance associated with a given input pin.
• C_OUT : Output Capacitance - The capacitance associated with a three–state output in the high impedance state.
• C_L : Load Capacitance - The capacitor value which loads each output during testing and/or evaluation. This capacitance is assumed to be attached to each output in a system. This includes all wiring and stray capacitance.
  8 Z: Y, z! S6 V% ]

{:soso_e103:}
$ @. G2 e  Y: n& W9 ?( g# F

超級狗

xiongbindhu︰来个详细说明，要大大自己的理解 。

一句話............不會！
" r) E. j$ |$ h
{:soso_e127:}

xiongbindhu

超級狗 发表于 2013-8-1 13:07
) g; w0 g, x  a  g$ h一句話............不會！

UP UP

hy7758521

顶一下，别沉了！

超級狗

; l( \7 M4 x3 ^* X( B- T
好啦！來結案一下，我讀了幾篇文章心得如下，若有錯誤請大家指正。
0 C7 v% e1 `# X& A+ L- R
C_IN 和 C_OUT 是半導體製造時伴隨出現的寄生電容（Parasitic Capacitor）。
% o/ T. N; Q. J% h9 I
就樓主的認知來說，C_IN 或 C_OUT 越大驅動電流會越大，這是對的，如我在三樓所貼的公式。唯一需要修正的是，影響驅動電流（Driving Current）的是負載電容 C_Load，它代表 C_IN + C_OUT + C_Stray（PCB 雜散電容）電路中各種電容的總和，而不是單獨 C_IN 或 C_OUT 的影響。

6 ^' I# i9 N. k( P# S% rC_IN 和 C_OUT 的值雖然會會跟著訊號頻率變化，但並非差異很大。所以第二句話個人覺得應該反過來講，如果你需要比較高的工作頻率，IC 需要比較小的 C_IN 和 C_OUT 值。同樣這個影響也是看 C_Load，非 C_IN 或 C_OUT 單獨的影響。
5 b6 {3 B9 s  d8 d, l8 }
{:soso_e161:}

xiahang

超級狗 发表于 2013-8-12 20:26
$ Q* p" W% f" H# `好啦！來結案一下，我讀了幾篇文章心得如下，若有錯誤請大家指正。

, t' c4 \1 m# Z: W3 N6 NC 和 C 是半導體製造時伴隨出現的寄生 ...

7 M4 g; C/ P: ?" a  q5 h, O电容越大，越差！
) N/ {1 D( d& V& W: L5 G5 v影响速度！
/ g, }; Q7 v' ^( W5 f% }+ k这不是L波！电容越大，带的负载越重
$ q% \! k5 A9 G# ?

honejing

超級狗回答的很棒，但我補充一下：
2 I3 B, k, m/ d- b' v8 S
1. CI，对于一个输入管脚，就相当于这管脚并了一个CI大小的电容？
! a6 L+ ?" H5 L+ p& q  Y9 d) N=: )  也不好說是管脚并了一个CI大小的电，應該說是输入管脚電路天生及寄生的電容值和。
' ?4 Z6 E6 ^$ J$ d/ o7 B8 B) z  k- S
- G, S4 m+ G; ^0 Z: b2. 信号由低电平到高电平就是相当于把这电容充电？
/ Q; H. @; t  \7 s=  是

$ Y5 M8 l* z8 ]3 r, V( \3. 从低电平充到VIH的时间跟驱动电流有关？
=: ) 是，電容的電壓與充電電流成正比。
! w( X. X( n' c2 t" v
  g- q" r; u' C6 A8 s" u4. 信号频率一定的情况下，CI越大是不是需要的驱动电流越大？
= 信号频率一定的情况，你這個頻率不知怎麼理解，對數字電路而言，信號的上升一個 duty 時間內應該要充電到超過 VIH，若不能就會錯失這個 bit，只要 Ci 越大前級的驅動電流就要越大。
7 n: H8 o7 F$ I* G8 f& t
1 O' e) H8 X/ W* P% ?/ u5. 芯片管脚的信号频率越高CI是不是就越小？
= 是的，芯片管脚可接受的信號頻率越高， Ci 越小。
- A  G# R( d; `+ j" j
6. CO又怎么理解？
# t9 x. ]/ r% {' i: l' u=:) 就是芯片输出管脚電路天生及寄生的電容值和。
; ^7 \" E6 l: [3 C& D' i4 s9 X

xiongbindhu

honejing 发表于 2013-8-12 21:43
超級狗回答的很棒，但我補充一下：

. i( M; a- E, I, z/ m; u/ Q) O4 |8 H1. CI，对于一个输入管脚，就相当于这管脚并了一个CI大小的电容？

( J* L9 O% P8 ~+ X“信号频率一定的情况下，CI越大是不是需要的驱动电流越大？”
信号有一个setup时间的要求，通常频率越高这个时间就越小，我说的信号频率一定就是指这个setup时间一定。

honejing

( |; C" V1 q5 M  J6 J1 A/ D% t: E1 c

xiongbindhu 发表于 2013-8-12 23:04
“信号频率一定的情况下，CI越大是不是需要的驱动电流越大？”
信号有一个setup时间的要求，通常频率越高 ...

Setup 的時間要求與所用的邏輯電路有一些關係，當然運作更高速的芯片，就會用更高速的電路架構或小一些的物理尺寸的電晶體 (三級管)，以縮短 Flip-Flop 的 Setup/ Hold time，而 Setup / hold time 的時間要求，通常是取決於 Logic gate 的傳輸延遲，而 Ci的大小通常是受 input buffer 影響， Ci 大小影響信號的斜率，所以也會影響到時序，但就內部電路而言，它並不會改變 Flip-Flop的 Setup / hold time 的大小要求。