SMT与PCB术语中英文对照（2）！

Allen

电化学与小孔电镀制程
　　
) w7 ]$ \* d% ?- L　　1、Active Carbon　活性炭
$ S5 f. i( G1 [9 f$ x' W# I　　是利用木质锯末或椰子壳烧成粒度极细的木炭粉，因其拥有极大的表面积，而能具备高度的吸附性，可吸附多量的有机物，故称为活性炭。常用于气体脱臭，液体脱色，或对电镀槽液进行有机污染清除之特殊用途。商品有零散式细粉或密封式罐装炭粒等。
　　
　　2、Addition Agent 添加剂
( l- |- b; f7 B　　改进产品性质的制程添加物，如电镀所需之光泽剂或整平剂等即是。
: o: Z) Q  C6 _. n, {9 a) f　　
- ~; X& J7 g8 C( _2 @　　3、Amp﹣Hour 安培小时
　　是电流量的单位，即 1 安培电流经 1 小时所累积的电量，镀液中添加的有机助剂常用"安培小时计"当成消耗量监视的工具。
3 h$ z( F4 n  Q　　
) I/ O0 A2 ?0 l, |) y　　4、Anion 阳向游子（阴离子）
; f, b% s, ?6 \* X9 z/ p　　在镀液（或其它电解液）中朝向阳极游动的带负电的离子团或游子团。
0 }$ N$ M! ?' f; A　　
" B) U) v8 T# j7 U! ~4 i; u　　5、Anode Sludge 阳极泥
7 g2 m1 L% _+ \( x　　当电镀进行时，常因阳极不纯而有少许不溶的细小杂质出现在镀液中，若令其散布的话，将被电场感应而游往阴极，造成镀层粗糙。故需加装阳极袋(Anode Bag)予以阻绝，以免影响镀层品质。又另在粗铜进行电解纯化时，其粗铜阳极所产生的阳极泥中，常有铂族贵金属，尚可提炼出各种珍贵的元素。
　　
% a! W- I& x/ u! r' u! P　　6、Anode 阳极
6 V9 j9 d; v5 x/ X4 `　　是电镀制程中供应镀层金属的来源，并也当成通电用的正极。一般阳极分为可溶性阳极及不可溶的阳极。又此字之形容词为 Anodic，如 Anodic Cleaning 就是将工作物放置在电解液的阳极上，利用其溶蚀作用，及同时所产生的氧气泡进行有机摩擦性的清洗动作，谓之 Anodic Cleaning。
$ H7 `* [6 L( s' }% k　　
# ]0 T, X/ S6 y9 u# I( v# H  A　　7、Anodizing 阳极化
3 q3 a% T) L& B7 ~# j# j5 L0 }　　指将金属体放在电解槽液中的阳极上进行表面处理，与一般电镀处理放置在阴极的电解处理恰好相反。此词又可说成 Anodise Treatment。例如铝材即可由阳极处理，而在表面上生成一层结晶状氧化铝的保护膜。
1 J1 v2 S) e" g7 m7 Q　　
　　8、Aspect Ratio 纵横比
  n% B6 N9 N' U9 K3 ~　　在电路板工业中特指"通孔"本身的长度与直径二者之比值，也就是板厚对孔径之比值，以国内的制作水准而言，此纵横比在 4/1 以上者，即属高纵比的深孔，其钻孔及镀通孔制程都比较困难。
; G4 N1 Y6 _; W! g$ ?2 n　　
　　9、Carrier载体
　　镀镍制程常在槽液中加入两种有机光泽剂，第一种称 Primary Brightener或称Carrier Brightener，多为磺酸盐类，做为运送的功用。第二种为真正发光发亮的二级光泽剂(Secondary Brightener)，以不饱和双键或三键类有机物居多。前者可进行运送分发的工作，使镀层能全面均匀的发亮。此种初级载体光泽剂，本身对镀层亦有整平的功用，且对镀面亦具有半光泽的效果，为电路板金手指镀镍所常采用。
0 c- C5 z, s) l6 ]$ x# G　　
　　10、Cathode 阴极
: ^9 V0 Q/ E" u2 y: G　　是电镀槽液中接受金属镀层生长的一极，而电路板在进行各种电镀湿式加工时，亦皆放置在阴极。
, r& m: w( B! U( z. j　　
. v" f# W  w9 Z% [/ P　　11、Cation阴向游子，阳离子
* B3 @/ `: F7 e7 e3 ?( w( O$ v　　由正负电荷离子所组成的电解质水溶液中，其带正电荷的简单离子，或聚集成群的大型游子团，均有泳向阴极的趋势，称为Cation。
8 ]1 Y; V' p& x　　
- p: c4 q" V/ l9 \4 E　　12、Current Density 电流密度
　　是指在电镀或类似的湿式电解处理中，在其阴阳极单位面积上所施加的电流强度 (安培)而言。假设阴极面积为 10 ft２ ，所加的电流为 300 A，则其阴极电流密度应为 30 A/ft２ (ASF)。电流密度是电镀操作的一项重要条件，通常若专指阳极时应注明为"阳极电流密度"，未特别指明时则多半指阴极电流密度。电流密度的公制单位是 A/dm２ (ASD)，而 1 ASD＝9.1 ASF。在各种电镀制程中，皆有其"临界电流密度"(Critical Current Density)，是指能得到良好镀层组织的最大电流密度，凡超过此一数值者，将产生其它意外的反应，而导致镀层劣化无法使用。
　　
# r* I$ U2 c  l' \- ~7 |) x4 f　　13、Diffusion Layer 扩散层
　　即电镀时，液中镀件阴极表面所形成极薄"阴极膜"(Cathode Film) 的另一种称呼。
　　
　　14、Dipole 偶极，双极
/ A1 z" s# ?. _, _5 \( [: K　　指具有极性的分子或化合物，其限定距离的两端各拥有电性互异的相同电量，谓之"偶极"，其间所呈现的力矩称为 Dipole Moment。
　　
　　15、Double Layer电双层
0 ]( I2 Z4 O. h) g; U4 |* w　　是指电镀槽液中在最接近阴极表面处，因槽液受到阴极强力负电的感应而出现的一层带正电的离子层，其与阴极之间的薄层称为"电双层"。此层厚度约为10 A,是金属离子在阴极上沉积镀出的最后一道关卡。此时金属离子团会将游动中附挂各种"配属体"(Ligand，如水分子 CN－NH３ 等)丢掉，将独自吸取电子而登陆阴极，镀出金属来。
6 z8 S# j6 n. C6 ]　　
　　16、Electrodeposition电镀
　　在含金属离子的电镀液中施加直流电，使在阴极上可镀出金属来。此词另有同义字Electroplating，或简称为Plating 。更正式的说法则是ElectrolyticPlating 。是一种经验多于学理的加工技术。
　　
　　17、Electroforming电铸
, y' j7 U+ {% J9 E% }　　使用低电流密度与长时间操作，进行极厚镀层的特殊电镀技术，谓之电铸。以"镍电铸"最常见，可用以制作唱片的复制压膜，立体成形的电胡刀网，与其它各种外形复杂的"反形"模具等。
$ [9 V% v8 r4 `, u　　
　　18、EMF 电动势
4 }) E5 A/ _5 z6 B# Y) d  d% n5 x) j$ l　　为Electromotive Force的缩写，是使电子在导体中产生流动的原动力，其近似的术语有"电位差"或"电压"等。
　　
& @; K5 ^. ^' {+ T4 R　　19、Farady 法拉第
& a" u1 A, E  {  N' N9 X　　是一种"静电量"的单位。按理论值每个单独电子所负荷电量为4.803*10-1个"静电单位"，其每个莫耳电子(Mole，6.023*102个)的总静电荷，应为96500库伦（安培．秒）。为纪念发现电解定律的的英国电化学家Michael Farady起见，特将此96500库伦的静电量命名为１个Farady。
　　
5 @- T# b6 B& P# i/ e　　20、Flash Plating 闪镀
3 e5 W0 b" _: R# I5 _) D7 n　　指在极短时间内以较高的电流密度，使被镀物表面得到极薄的镀层称为闪镀，通常多指很薄的镀金层而言。例如，ASTM B488即规定，凡在10微吋（?in）或0.25微米以下的镀金层即称为"闪镀"。
　　
　　21、Galvanic Series 贾凡尼次序
　　亦即电化学教科书中所说的金属"电动次序"(Electromotive Series)。是将各种金属及合金，在既定环境中，按其活泼的程度所排列的顺序。即以解离电压为排列的准则，"负值"表示反应是自然发生的，其数值表示已高出自然平衡状态若千伏特。"正值"则表示反应是不自然发生的，若硬欲其进行时，须从外界另施加电压若千伏特才行。The Electromotive Force Series Electrode Potential,VLi Li＋ －3.045Rb Rb＋ －2.93K K＋ －2.924Ba Ba＋＋ －2.90Sr Sr＋＋ －2.90C Ca＋＋ －2.87Na Na＋ －2.715Mg Mg＋＋ －2.37Al Al３＋ －1.67Mn Mn＋＋ －1.18Zn Zn＋＋ －0.762Cr Cr３＋ －0.74Cr Cr＋＋ －0.56Fe Fe＋＋ －0.441Cd Cd＋＋ －0.402In In３＋ －0.34Tl Tl＋ －0.336Co Co＋＋　 －0.227Ni Ni＋＋　 －0.250Sn Sn＋＋　 －0.136Pb Pb＋＋　 －0.126Fe Fe３＋　 －0.04Pt/H２ H＋　　 　0.000Sb Sb３＋　 ＋0.15Bi Bi３＋　 ＋0.2As As３＋　 ＋0.3Cu Cu＋＋ 　 ＋0.34Pt/HO- O2　 　 ＋0.40Cu Cu＋ 　　＋0.52Hg Hg2＋＋ ＋0.789Ag Ag＋ 　 ＋0.799Pd Pd＋＋　 ＋0.987Au Au３＋　 ＋1.50Au Au＋　 ＋1.68 由附表中可看以出由锂到金，按其活性所排列的次序，其在上位者可胍下位金属予以"还原"，使其从离子状态中取代出来，并使之还原成金属。例如将锌粒投入硫酸铜溶液中，即发生锌被溶解掉，而铜被沉积出来的反应，若以简式说明，即为：Zn＋Cu2+ Zn2+＋Cu↓，其电位变化为 -0.726－(+0.34)= -0.422，表示此反应能自然发生。贾凡尼(Galvani)是 18世纪的意大利解剖学家，由于曾用铜及铁的钩子钩住动物肉体(电解质)，而发现产生电流的情形，因此开启了"电化学"的另一片领域。后人特将有关金属"电化学含意"的许多名词都，冠以他的名字以示纪念，如 Galvanic Effect、Galvanic Cell、Galvanic Corrosion 等。
( I7 @, G$ R* o　　
　　22、Haring-Blum Cell 海因槽
* j3 U: V: W& |0 V; N7 \) G# G% J　　系 Haring 及 Blum 二人在 1923 年所发明的，是一种对电镀溶液"分布力"(Throwing Power)的好坏，所进行测试的简易小型试验槽。在其长方型槽中的两端各放置被镀的阴极两片，在两阴极片间所含溶液中放置一片阳极，此阳极与两端阴极的各目距离并不相等，致使其间的电阻也不相同。进而使得"一次电流分布"(Primary Current Distribution)的大小也不一样。但若能在镀液中另外加入有机物整平剂(Leveller)，则可使其电流分布得以改善(即二次电流分布)，让两阴极板上所镀得的重量更为接近，也就是已使其"分布力"获得提升，而让电路板面各处的镀厚更为均匀。用以监视这种"镀液分布力"好坏的仪器即为"海因槽"(详见电路板信息志杂第 31期55 页)。
1 I; T9 q# p/ U& `/ ~　　
　　23、Hull Cell 哈氏槽
　　是一种对电镀溶液既简单又实用的试验槽，系为 R.O.Hull 先生在 1939 年所发明的。有 267 CC、534 CC 及 1000 CC 三种型式，但以 267 最为常用。可用以式验各种镀液，在各种电流密度下所呈现的镀层情形，以找出实际操作最佳的电流密度，属于一种"经验性"的试验。通常的做法是将表面故意皱折的阳极，放在图中的第 2 边(故意皱折是使其表面积与面对的阴极片相等)，将阴极放在第 4 边，至于所用之电流密度及时间则随各种镀液而不定，须不断试做以找出标准条件。镀后可将阴极片的下缘，对准"哈氏标尺"上某一所用电流密度处，即可看出阴极片上最佳区域所对应的实际电流密度。哈氏槽还有另一用途，是将阳极放在第 1 边而将阴极放在第3 边，亦可看出阴极片上最左侧低电流区的镀层情形。
　　
　　24、Hydrogen Overvoltage 氢超电压，氢过电压
: O2 C' m; O7 p* z. a+ p4 r0 J　　由于电镀时会有 H＋被还原成H２，而在阴极表面出现，以硫酸锌溶液之镀锌为例，前述"电动次序表"中所列之数据，锌离子之"沉积"电压Zn===Zn卄为 -0.762 V，而氢离子的沉积电压为2H＋====H２ 为 0.0000V，由此二式可知锌比氢活泼，或氢比锌安定。故当还原反应发生时，氢离子应比锌离子有更多的机会被还原出而镀在阴极上。换言之，在某一电压下进行镀锌时，将会有多量的氢气产生，而不易有锌出现才对。然而这种理论却与实际所观察到的事实却恰好相反，此即表示，若欲将氢离子还原成为氢气时，势必还需比 0.0000 V 更高的电压才行。此种对氢离子在实际上比理论上所"高出"的沉积电压即为"Hydrogen Overvoltage"。若就提高电镀效率及减少"氢脆"的立场而言，当然是希匡金属的沉积愈多愈好，氢气还原的愈少愈好。因而，当"氢超电压"愈高时，对电镀愈有利。"氢超电压"是镀液的一种特性，也是镀液与被镀金属底材间所配合的一种关系。如于酸性镍镀液中，欲在白金、铸铁，或锌压铸对象上镀出光泽镍时就很困难。因其等所呈现的"氢超电压"太低，故在阴极上会产生大量的氢气，而不易镀上镍层。因而必须先用"氢超电压"较高的碱性氰化铜去打底(Strike)，有了铜层之后，在酸性镀钻溶液中的氢超电压，其情况会完全改观，也才能继续镀镍。
+ t7 ?- u* S1 _+ U' ~  c　　
　　25、Ligand 错离子附属体
　　一般镀液中的金属离子多以错离子(Complex Ion)形态存在,其中心部份为金属离子,外围常附着有CN－、NH３、H２O、OH－、NO＋，或有机物等各种荷有正电、负电,或中性附属体，以形成较安定的配位(Coordinated)离子团。电镀进行中，此种荷电的 "离子团"会游 近阴极，在其到达阴极膜中后一道关卡的"电双层"(Electrical Double Layer)时,即甩掉外围的附属体，而只让带正电的单独金属离子穿过，并自阴极表面获得电子而沉积到阴极镀件上，以完成电镀周期而组成镀层。通常金属盐类水解成离子时，外围都会有附属体(Ligand)存在，至少也有水分子的配位，皆可称为 Ligand。〔编注︰上述之"错"是指"错综复杂"的错，而非"对错"的错。此术语早年是直接引自日文，当初之前辈若能将其译为"复离子"或"杂离子"，甚至于"综离子"都应比"错离子" 好，而不必一错至今难以更正。如此则所有的学生都能望文生义，何须再丈二金刚的茫然瞎背，甚至还存疑"对离子"为何。由此可知名词术语其慎始之重要。表面黏"着"岂非另一恶例﹖〕
. x6 ^5 {  C6 o+ ~+ C　　
　　26、Limiting Current Density 极限电流密度
5 ]9 m* u' t5 _* R2 H- a　　就电镀制程的阴极而言,是指当能够得到结构组织良好的镀层时,其可用电流密度的上限值称为"极限电流密度"。一旦超过其极限值时, 不但产生多量氢气且其镀层也会出现烧焦(Buring)甚至粉化的情形。另就阳极而言, 则指良好溶蚀电流密度的上限,若电流再高时也会出现多量氧气,并将伴随发生极化及钝化等现象, 反不利金属之溶解。
: c5 p) C; m0 {6 c7 f　　
( ?0 I: m0 R* D0 }3 ^　　27、Macro-Throwing Power 巨观分布力
  t2 s4 Y4 i  o% j　　指电镀进行中处在阴极上的柀镀物，其整个表面上金属沉积的分布情形。此术语一般皆径行简称为"Throwing Power 分布力"。相对于此词者是 "Micro-Throwing Power 微分布力";是指镀件表面局部凹陷处，可先被镀层填平的能力,也就是一段所称的"整平力 Leveling Power"。如电路板面中央与板边板角的厚度比较，或孔壁中镀铜厚度的分布情形即为"巨分布力"；而孔壁上凹陷的填平能力即为"微分布力"。
. L3 r& p  a" d; K　　
& A1 t& r5 e& g! s% C9 C　　28、Mass Transport 质量输送
　　此词常出现在电镀学术中。镀液中的"阳离子"或"阳向游子团"柱电镀中往阴极移动，以便接受阴极上供应的电子，而"登陆"(Deposit 沉积)成为金属原子,完成电镀的动作。上述之阳离子的"移动"，即为一种 Mass Transport。若再进一步了解,则此种"质传"之进展，尚可细分为迁移(Migration)、对流(Convection)，及扩散(Diffusion)等三种原动力，现分述于下︰●迁移——事实上应称此词为 Ionic Migration 才更正确,那是指镀液中的阳向游子，受到在阳极方面的同电相斥，及阴极异电相吸的力量下，往阴极移动的现象即称为"离子性迁移"。此种迁移力量的大小，与所施加的电压及电流成正比。由于被先天的"极限电流"所限，当电流太大时，则阴极上会产生多量的氢气，镀层结晶也出现粗糙的烧焦现象造成电镀失败。因而无法在既有条件下将无法尽情的加大电流。事实上对整体金属沉积而言，此一迁移部份的页献并不很大。●对流——是指镀液受外力的驱使而在极板附近流动，使阴极附近之金属离子浓度较低处，与阳极附近浓度较高处，在槽液流动中得以相互调和。所谓外力是指过滤循环、吹气、液中喷液等强制性驱动，以及对槽液加温，使上下比重不同而形成垂直对流。"对流"的总和才是"质传"的主要支持者。电路板在高纵横比的深孔中，因不易对流，故常造成孔壁中间部份镀层的厚度分布不足，这是很难解决的问题。●扩散——是在阴极镀面附近，从其金属离子浓度降低 1％ 处计算起,一直降低到达阴极表面为止，此一薄层的液膜称为"阴极膜"(Cathode Film)，或称为"扩散层"(Diffusion Loyer)。从微观上看来,各种搅拌对此扩散层中离子的补给均已无能为力，只有仅靠扩散与迁移的力量迫使金属离子完成最后的"登陆"。所谓"扩散"就是指高浓度往低浓度自然移动的情形。例如一滴蓝墨水滴在清水中，其之逐渐散开即为"扩散"的一例。
　　
9 o5 Q( R8 a  w* [  k　　29、Microthrowing Power 微分布力
　　是指从镀液所镀出的镀层，在微观下是否有能力将底金属表面粗糙予以填补整平的能力。此种"镀液"本身对被镀面细部的整平能力，称之为"微分布力"或"整平力"(Levelling Power)。由图中可知此种整平力，又可再分成(a)负整平，(b)零整平，及(c)正整平等三种。而此种微分力的好坏，端赖镀液中有机添加剂的能耐如何，属于一种长期小心研究而得的专密化学品。
　　
　　30、Periodic Reverse (PR)Current周期性反电流
& |, X& ~  i4 j1 L  w+ e) g6 `5 |　　在电镀作业中，习惯将被镀件置于阴极之负电流状态下，一向视之为"正常"。若将电源供应的方向定时加以改变，亦即将被镀件瞬间改成"正电流"，而暂处于阳极的溶蚀状态，与传统习惯相反，故将此种被镀件在不镀反蚀的情况，称之为"反电流"。某些电解制程之操作，如碱性槽液脱脂即可采用"周期性反电流"法，在氢气及氧气交互发泡下，对镀件表面的污垢产生磨擦揭除的作用，称为PR电流法。PR法除大多用于电解清洗外，亦可用于各种镀铜及镀银上。至于其反电流时间的长短，则可由实验设定之。其作用是将高电流区的突出镀点予以少许的反蚀，以达整平及拋光的效果。
9 x! Y' s/ G% ^+ E1 R　　
% R" m- ]& {% a) U　　31、Overpotantial (Overvoltage)过电位，过电压
; s, n! z! ^; f/ ~　　这要先从电极电位(Electrode Potantial)说起，假设将两铜棒插入常温静止的硫酸铜镀液中，在不加外电压下，两棒均可能会发生溶入镀液的情形：Cu ——————->Cu2+＋２ｅ－ ——————-(1)但同时也可能皆有铜离子登陆或积在该二铜棒上：Cu2+＋２ｅ——————-> Cu ————————-(2)上述两反应中，当(1)式比(2)式要快，或者说成溶解得较多而沉积较少时，则铜棒将呈现略"负"，而镀液将呈现略"正"的电位(以氢电极之电位之0)。当到达(溶解与沉积)之平衡时，两者之间微小的电位差异谓之"电极电位"。在此种铜棒与镀液系统中，若将铜棒接通直流的外电源时，则会打破原来的各自平衡，而两铜棒将出现一负一正的阴阳两极。此种外加电压即称为"过电压"或"超电压"。当然此种外加电压还至少要能克服各种障碍(如镀液的内电阻，反应起始的活化能等)，才能产生电镀的动作。其实广义上Overpotntial、Overvoltage与 Polarization (极化)三者是相同的，只是为了避免混淆而较少相提并论罢了。
9 c' a# j) L2 V/ o' [, v　　
　　32、Plating镀
) V2 ^8 V8 j/ Y' d2 ~, b; F　　在电路板工业中，此字可指不使用电流的"无电镀"(Electroless)制程；如无电铜、无电镍、无电锡铅等自我催化还原式的化学沉积法。也更常指特定槽液使用电流的电解电镀(Electrolytic plating或Electrolytic deposition)。一般单独使用此字Plating但却未进一步指明时，则多指后者之"电镀"。
1 [1 v6 I2 D8 t　　
" L- W! p$ r8 O) h　　33、Polarity电极性
: s" f1 A: x) `  @& i2 E3 p! w　　指电路中决定电流方向的极性，电流的定义是由"正极"流到"负极"，此二种极性即为其Polarity。
　　
　　34、Polarization分极，极化
　　在执行电工作业时，需将插头插入电源插座中，以达到电流的连通及作功。为了防止其极性插反插错，而造成电机或机械上的损失，特将插头与插座之两极做成不对称的形式，使其只能有一种方式可以插接以防错误，称之为"分极"(Polarization)又在电解或电镀槽中，其阴阳两极若自外电路将之相连，则将呈现平衡状态而无电流也无作用产生。若故意施加一外电压，强迫使阳极溶进槽液中，且促使槽液中的金属离子镀在阴极上，这种打破平衡，并使得该系统被强迫划分成为阴阳两极，其之"外加电位"(External Polential)称为"极化"，亦称为过电位Overpotential或过电压 Overvoltage。而若欲使电流能顺利在系统中流通，则必须要克服其起始能量的障碍，故应具备"活化极化" (Activation Polarization)。另外须克服阴极附近扩散层中，因浓度稀薄而出现电流障碍的"浓度极化"(Concentration Polarization)，以及槽液本身电阻之"电阻极化"(Resistance Polarization)等。此三者之总和，即为维持稳定电流而起码应具备的"总极化"或"外加电位"。
　　
　　35、Post Separation后期分离，事后分离
　　孔壁所镀上之化学铜层与两次电镀铜层，在制作的当时甚至在电路板完工时，皆表现出良好附着力(Adhesive Force)。但经过一段时间的老化，或在下游组装焊接后，有时竟会发生孔铜壁与内层孔环之间的分离行为，特称为Post Separation。
　　
　　36、Pulse Plating脉冲电镀法
　　电镀进行时，其电压电流是刻意采用瞬间忽大忽小变化，或其至变成反电流，如同脉搏在跳动一样。通常在正统电镀进行时系使用固定的直流电，在阴极表面会有一层浓度较稀的扩散层(Diffusion Layer)存在，对镀层的生长速率及品质都有妨碍。若改采脉冲式电流时，则可减少扩散层的影响，而能改变镀层的结构，不过这种变化电流的电镀法，经数十年来的研究及试做，目前仍在实验阶段，效果不易掌握，仍难以进行商业化量产。
. f4 b9 |7 m8 D" r, p　　
　　37、Ripple纹波
! t2 {/ B4 K" C3 H/ s  l" ?8 F1 K　　是指整流器所输出之电流，当其电压非常平稳已近似直流电，在其电压表示之直线图中，仍杂有少部份波动曲线的不稳定成份，此乃由于输入于整流器的交流电中，已有各种谐波(HARMorics)存在之故。其解决之道可在整流器中加装各种控制器，以减少所输出直流中的纹波成份。而提升电镀的品质。通常良好的整流器，应将其纹波控制在1％ 以下。
　　
　　38、Small Hole小孔
　　以目前的技术水准而言，孔径在15 mil以下者应可称为"小孔"。
　　
+ u" }7 V% o, B' K% x4 s! U/ O! A( u/ C　　39、Voltage Efficiency电压效率
　　是指在某一电化学反应(如电镀)进行过程中，其"反应平衡电压"与"槽液电压"(Bath Voltage)之间的比值，以百分比表示谓之"电压效率"。C.D. Current Density ; 电流密度(是电镀或阳极处理的基本操作条件)
, t8 ~' l1 c$ D7 ~　　
4 K  P3 H3 f$ T: @* o　　湿式制程与PCB表面处理
　　
; M! E+ s; }9 G, {# F) I　　1、Abrasives　磨料，刷材
8 H& M( Q* A. v+ w0 A1 W　　对板面进行清洁前处理而磨刷铜面所用到的各种物料，如聚合物不织布，或不织布掺加金刚砂，或其砂料之各型免材，以及浮石粉（Pumice Slurry）等均称之为 Abrasives 。不过这种掺和包夹砂质的刷材，其粉体经常会着床在铜面上，进而造成后续光阻层或电镀层之附着力与焊锡性问题。附图即为掺和有砂粒的刷材纤维其之示意情形。
. Z1 R* v9 z3 o1 w' ]& D% @3 H. {　　
　　2、Air Knife 风刀
　　在各种制程联机机组的出口处，常装有高温高压空气的刀口以吹出风刀，可以快速吹干板面，以方便取携及减少氧化的机会。
; ~! x, @0 K/ t  z　　
　　3、Anti-Foaming Agent　消泡剂
; g5 i! ?) Y3 e: B8 l　　PCB制程如干膜显像液的冲洗过程中，因有多量有机膜材溶入，又在抽取喷洒的动作中另有空气混进，而产生多量的泡沫，对制程非常不便。须在槽液中添加降低表面张力的化学品，如以辛醇 (Octyl Alcohol) 类或硅树脂 (Silicone) 类等做为消泡剂，减少现场作业的麻烦。但含硅氧化合物阳离子接口活性剂之硅树脂类，则不宜用于金属表面处理。因其一旦接触铜面后将不易洗净，造成后续镀层附着力欠佳或焊锡性不良等问题。
　　
' m: V  N3 U* m4 j7 m) k* L　　4、Bondability结合层
; p. B& d7 A$ E1 B2 @2 i　　接着层:指待结合(或接着)的表面,必须保持良好的清洁度,以达成及保持良好的结合强度,谓之"结合性"。
　　
　　5、Banking Agent 护岸剂
　　是指在蚀刻液中所添加的有机助剂，使其在水流冲刷较弱的线路两侧处，发挥一种皮膜附着的作用，以减弱被药水攻击的力量，降低侧蚀(Cmdercut)的程度，是细线路蚀刻的重要条件，此剂多属供货商的机密。
　　
( j, P" W& b( {5 [. w　　6、Bright-Dip 光泽浸渍处理
　　是一种对金属表面轻微咬蚀，使呈现更平滑光亮者，其槽液湿式处理谓之。
* A% H5 S. |! G! _) n5 x" [　　
# b( T# i) X5 p( k" y5 k　　7、Chemical Milling 化学研磨
* I2 U% O' S" `* g　　是以化学湿式槽液方法，对金属材料进行各种程度的腐蚀加工，如表面粗化、深入蚀刻，或施加精密的特殊阻剂后，再进行选择性的蚀透等，以代替某些机械加工法的冲断冲出(Punch)作业，又称之为 Chemical Blanking 或Photo Chemical Machining(PCM)技术，不但可节省昂贵的模具费用及准备时间，且制品也无应力残存的烦恼。
, P- b; h# S( y, H0 `! i+ F　　
* M1 Z# o% q  |; t　　8、Coat，Coating 皮膜，表层
　　常指板子外表所做的处理层而言。广义则指任何表面处理层。
" \3 o& f6 c, S8 \( z　　
0 F2 L% J- ?( S* c' k　　9、Conversion Coating 转化皮膜
: m! N1 V1 ]( F: o* A  H. B　　是指某些金属表面，只经过特定槽液简单的浸泡，即可在表面转化而生成一层化合物的保护层。如铁器表面的磷化处理 (Phosphating)，或锌面的铬化处理(Chromating)，或铝面的锌化处理 (Zincating)等，可做为后续表面处理层的"打底"(Striking)，也有增加附着力及增强耐蚀的效果。
　　
" ^: {: w. r) i+ ]* H　　10、Degreasing 脱脂
  ]; J' y$ r2 [' U) o9 M　　传统上是指金属物品在进行电镀之前，需先将机械加工所留下的多量油渍予以清除，一般常采用有机溶剂之"蒸气脱脂"(Vapor Degreasing)法,或乳化溶液之浸泡脱脂。不过电路板制程并无脱脂的必要，因所有加工过程几乎都没有碰过油类，与金属电镀并不相同。只是板子前处理仍须用到"清洁"的处理，在观念上与脱脂并不全然一样。
　　
( T, f* r. q2 c  y8 g/ u　　11、Etch Factor 蚀刻因子、蚀刻函数
7 t& `. O; _5 }) X　　蚀铜除了要做正面向下的溶蚀之外，蚀液也会攻击线路两侧无保护的铜面，称之为侧蚀(Undercut)，因而造成如香菇般的蚀刻缺陷，Etch Factor即为蚀刻品质的一种指针。Etch Factor一词在美国(以 IPC 为主)的说法与欧洲的解释恰好相反。美国人的说法是"正蚀深度与侧蚀凹度之比值"，故知就美国人的说法是"蚀刻因子"越大品质越好；欧洲的定义恰好相反，其"因子"却是愈小愈好。很容易弄错。不过多年以来，IPC 在电路板学术活动及出版物上的成就，早已在全世界业界稳占首要地位，故其阐述之定义堪称已成标准本，无人能所取代。
　　
　　12、Etchant 蚀刻剂，蚀刻
" z& B( V7 R  b$ b/ |+ B  p. P　　在电路板工业中是专指蚀刻铜层所用的化学槽液，目前内层板或单面板多已采用酸性氯化铜液，有保持板面清洁及容易进行自动化管理的好处(单面板亦有采酸性氯化铁做为蚀刻剂者)。双面板或多层板的外层板，由于是以锡铅做为抗蚀阻剂，故需蚀铜品质也提高很多。
6 {0 n. e9 a$ Y　　
) C; [3 Q/ k* r. u　　13、Etching Indicator 蚀刻指针
! x# {  L1 ~1 b$ q　　是一种重视蚀刻是否过度或蚀刻不足的特殊楔形图案。此种具体的指针可加设在待蚀的板边，或在操作批量中刻意加入数片专蚀的样板，以对蚀刻制程进行了解及改进。
! U% }* p- x, m3 j　　
3 {( \; n( y  G7 F. z$ e& N" R　　14、Etching Resist 抗蚀阻剂
　　指欲保护不拟蚀掉的铜导体部份，在铜表面所制作的抗蚀皮膜层，如影像转移的电着光阻、干膜、油墨之图案，或锡铅镀层等皆为抗蚀阻剂。
  a8 j* ?7 w7 T/ B6 r1 v$ [　　
8 z5 }6 S* N9 {1 B0 I/ Z5 T　　15、Hard Anodizing 硬阳极化
　　也称为"硬阳极处理"，是指将纯铝或某些铝合金，置于低温阳极处理液之中(硫酸 15％、草酸　5％，温度　10℃以下，冷极用铅板，阳极电流密度为 15ASF)，经 1 小时以上的长时间电解处理，可得到 1～2 mil 厚的阳极化皮膜，其硬度很高(即结晶状 A1２O３), 并可再进行染色及封孔，是铝材的一种良好的防蚀及装饰处理法。
　　
& M! L, t( c) C4 s5 f　　16、Hard Chrome plating 镀硬铬
　　指耐磨及滑润工业用途所镀之厚铬层而言。一般装饰性镀铬只能在光泽镍表面镀约 5分钟，否则太久会造成裂纹。硬铬则可长达数小时之操作，传统镀液成份为CrO３250 g/1＋H２SO４10％,但需加温到 60℃,阴极效率低到只有 10％而已。因而其它的电量将产生大量的氢气而带出多量由铬酸及硫酸所组成的有害浓雾，并使得水洗也形成大量黄棕色的严重废水污染。虽然废水需严格处理而使得成本上升，但镀硬铬是许多轴桫或滚筒的耐磨镀层，故乃不可完全废除
　　
　　17、Mass Finishing 大量整面、大量拋光
　　许多小型的金属品，在电镀前须要小心去掉棱角，消除刮痕及拋光表面，以达成最完美的基地，镀后外表才有最好的美观及防蚀的效果。通常这种镀前基地的拋光工作，大型物可用手工与布轮机械配合进行。但小件大量者则须依靠自动设备的加工,一般是将小件与各种外型之陶瓷特制的"拋光石"(Abrasive Media)混合，并注入各式防蚀溶液，以斜置慢转相互磨擦的方式，在数十分钟内完成表面各处的拋光及精修。做完倒出分开后,即可另装入滚镀槽中(Barrel)进行滚动的电镀。
　　
　　18、Microetching 微蚀
　　是电路板湿制程中的一站，目的是为了要除去铜面上外来的污染物，通常应咬蚀去掉 100μ-in 以下的铜层，谓之"微蚀"。常用的微蚀剂有"过硫酸钠"(SPS)或稀硫酸再加双氧水等。另外当进行"微切片"显微观察时，为了在高倍放大下能看清各金属层的组织起见，也需对已拋光的金属截面加以微蚀，而令其真相得以大白。此词有时亦称为 Softetching 或 Microstripping。
! M- _0 p2 R6 V5 c" n* ?: L　　
* L  x8 v( c% x3 g　　19、Mouse Bite 鼠啮
* X5 K1 i$ M7 y2 j　　是指蚀刻后线路边缘出现不规则的缺口，如同被鼠咬后的啮痕一般。此为近来在美商 PCB 业界流行的非正式术语。
　　
　　20、OveRFlow 溢流
　　槽内液体之液面上升越过了槽壁上缘而流出，称为"溢流"。电路板湿式制程(Wet Process)的各水洗站中，常将一槽分隔成几个部份，以溢流方式从最脏的水中洗起，可经过多次浸洗以达省水的原则。
　　
　　21、Panel Process全板电镀法
　　在电路板的正统缩减制程(Substractive Process)中，这是以直接蚀刻方式得到外层线路的做法，其流程如下：PTH-全板镀厚铜至孔壁1 mil-正片干膜盖孔-蚀刻-除膜得到裸铜线路的外层板.此种正片做法的流程很短，无需二次铜，也不镀铅锡及剥锡铅，的确轻松不少。但细线路不易做好，其蚀刻制程亦较难控制。
! S% I" P7 T' m　　
* e9 e1 R+ R- I, m1 f3 f' ?' Q　　22、Passivation钝化，钝化处理
  X& Z+ @6 G& h" O' y　　是金属表面处理的术语，常指不锈钢对象浸于硝酸与铬酸的混合液中，使强制生成一层薄氧化膜，用以进一步保护底材。另外也可在半导体表面生成一种绝缘层，而令晶体管表面在电性与化学性上得到绝缘，改善其性能。此种表面皮膜的生成，亦称为钝化处理。
　　
　　23、Pattern Process线路电镀法
　　是减缩法制造电路板的另一途径，其流程如下：PTH——>镀一次铜——>负片影像转移——>镀二次铜——>镀锡铅——>蚀刻——>褪锡铅——>得到外层裸铜板.这种负片法镀二次铜及锡铅的Pattern Process，目前仍是电路板各种制程中的主流。原由无他，只因为是较安全的做法，也较不容易出问题而已。至于流程较长，需加镀锡铅及剥锡等额外麻烦，已经是次要的考虑了。
　　
% q2 M) o* y. i3 H　　24、Puddle Effect水坑效应
　　是指板子在水平输送中，进行上下喷洒蚀刻之动作时，朝上的板面会积存蚀刻液而形成一层水膜，妨碍了后来所喷射下来新鲜蚀刻液的作用，及阻绝了空气中氧气的助力，造成蚀刻效果不足，其蚀速比起下板面之上喷要减慢一些，此种水膜的负作用，就称为Puddle Effect。
　　
, D! X0 \; A3 F* H& p4 P　　25、Reverse Current Cleaning反电流(电解)清洗
　　是一种将金属工作物挂在清洗液中的阳极，另以不锈钢板当成阴极，利用电解中所产生的氧气，配合金属工作物在槽液中的溶解(氧化反应)，而将工作物表面清洗干净，这种制程亦可称做"Anodic Cleaning"阳极性电解清洗;是金属表面处理常用的技术。
# \! d6 ?6 X' D: q　　
　　26、Rinsing水洗，冲洗
1 f- O+ w! K5 K: |7 L& k( c　　湿式流程中为了减少各槽化学品的互相干扰，各种中间过渡段，均需将板子彻底清洗，以保证各种处理的品质，其等水洗方式称为Rinsing。
　　
　　27、Sand Blast喷砂
　　是以强力气压携带高速喷出的各种小粒子，喷打在物体表面上，做为一种表面清理的方法。此法可对金属进行除锈，或除去难缠的垢屑等，甚为方便。所喷之砂种有金钢砂、玻璃砂、胡桃核粉等。而在电路板工业中，则以浮石粉(Pumice)另混以水份，一同喷打在板子铜面上进行清洁处理。
　　
$ j( j0 {! L  V3 B% V　　28、Satin Finish缎面处理
$ a$ K! X9 X9 m+ H* u8 W　　指物体表面(尤指金属表面)经过各式处理，而达到光泽的效果。但此处理后并非如镜面般(Mirror like)的全光亮情形，只是一种半光泽的状态。
) {) {  ]4 z: K1 a2 \　　
　　29、Scrubber磨刷机、磨刷器
　　通常是指对板面产生磨刷动作的设备而言，可执行磨刷、拋光、清除等工作，所用的刷子或磨轮等皆有不同的材质，亦能以全自动或半自动方式进行。
# N, Z3 _) V  S8 h+ k  v　　
　　30、Sealing封孔
　　铝金属在稀硫酸中进行阳极处理之后，其表面结晶状氧化铝之"细胞层"均有胞口存在，各胞口可吸收染料而被染色。之后须再浸于热水中，使氧化铝再吸收一个结晶水而令体积变大，致使胞口被挤小而将色泽予以封闭而更具耐久性，称之为Sealing。
　　
　　31、Sputtering溅射
+ a: g( M8 Z. H/ l7 G　　即阴极溅射 Cathodic Sputtering之简称，系指在高度真空的环境及在高电压的情况下，处于阴极的金属外表原子将被迫脱离本体，并以离子形态在该环境中形成电浆，再奔向处在阳极的待加工对象上，并累积成一层皮膜，均匀的附着在工作物表面，称为阴极溅射镀膜法，是金属表面处理的一种技术。
　　
0 S, t/ G( B0 t　　32、Stripper剥除液，剥除器
! h- f+ i4 f/ J5 j　　指对金属镀层与有机皮膜等之剥除液，或漆包线之外皮剥除器等。
　　
2 K0 m# X: c5 T　　33、Surface Tension表面张力
% H2 G- M7 B! \2 ]$ c8 [/ t$ W+ h7 E　　指液体的表面所具有一股分子级的内向吸引力，即内聚力的一部份。此种表面张(缩)力在液体与固体的交界面处，会有阻止液体扩散的趋势。就电路板湿制程前处理的清洁槽液而言，首先即应降低其表面张(缩)力，使板面及孔壁容易达到润湿的效果。
　　
　　34、Surfactant表面润湿剂
　　湿制程之各种槽液中，所添加用以降低表面张力的化学品，以协助通孔之孔壁产生润湿作用，故又称为"润湿剂"(Wetting Agent)。
2 x2 D0 u4 u3 f3 N+ g( q5 o　　
7 \9 O& ?/ ^% F: n  R( \1 a　　35、Ultrasonic Cleaning超音波清洗
　　在某种清洗液中施加超音波振荡的能量，使产生半真空泡 (Cavitation)，并利用这种泡沫的磨擦力及微搅拌的力量，令待清洗物品之各死角处，也同时产生机械性的清洗作用，此法常用在电路板后续组装板之清洗上(详见电路板信息杂志第67期之专文)。
* O6 m1 L/ c6 k* A　　
5 a# P# B) x- e% }6 v　　36、Undercut Undercutting侧蚀
7 f% y4 t; v4 u0 ?9 q　　此字原义是指早期人工伐木时，以斧头自树根两侧处，采上下斜口方式将大树逐渐砍断，谓之 Undercut 。在 PCB 中是用于蚀刻制程，当板面导体在阻剂的掩护下进行喷蚀时，理论上蚀刻液会垂直向下或向上进行攻击，但因药水的作用并无方向性，故也会产生侧蚀，造成蚀后导体线路在截面上，显现出两侧的内陷，称为Undercut。但要注意只有在油墨或干膜掩护下，直接对铜面蚀刻所产生的侧蚀才是真正的Undercut。一般 Pattern Process在镀过二次铜及锡铅后，去掉抗镀阻剂再行蚀刻时，则可能有二次铜与锡铅自两侧向外增长出，故完成蚀刻后侧蚀部份只能针对底片上线宽，而计算其向内蚀入的损失，不能将镀层向外增宽部份也计入。电路板制程中除了铜面蚀刻有此缺陷外，在干膜的显像过程中也有类似这种侧蚀的情形。
　　
　　37、Water Break水膜破散，水破
　　当板面油污被清洗得很干净时，浸水后将在表面形成一层均匀的水膜，能与板材或铜面保持良好的附着力(即接触角很小)。通常直立时可保持完整的水膜约 5~10秒左右。清洁的铜面上在水膜平放时可维持 10~30秒而不破。至于不洁的板面，即使平放也很快就会出现"水破"，呈现一种不连续而各自聚集的"Dewetting"现象。因为是不洁的表面与水体之间的附着力，不足以抗衡水体本身的内聚力所致。这种检查板面清洁度的简便方代，称为 Water Break法。
　　
- W# y7 G+ a- h; u' s, J2 S　　38、Wet Blasting湿喷砂
. M- z- u- o: W' L6 [　　是金属表面一种物理式的清洁方法，系在高压气体的驱动下，迫使湿泥状的磨料 (Abrasive)喷打在待清洁的表面，用以去除污物的做法。电路板制程中曾用过的湿喷浮石粉(Pumice)技术，即属此类。
0 B. J% _3 k/ L0 r/ K　　
1 l; D' x4 w8 r% f: @* B, e, v　　39、Wet Process湿式制程
　　电路板之制造过程有干式的钻孔、压合、曝光等作业；但也有需浸入水溶液中的镀通孔、镀铜，甚至影像转移中的显像与剥膜等站别，后者皆属湿式制程，原文称为Wet Process。
  o+ H, D6 A5 z5 v+ e/ t& z　　
　　液态感光防焊与干膜防焊制程
　　
2 V- b0 @9 m8 A3 u4 Y. T. w　　1、Curtain Coating 濂涂法
  t& E2 K$ b) e+ v4 b; H% _　　是一种电路板面感光绿漆涂装的自动施工法，涂料为已调稀的非水溶性绿漆油墨，施工时此种绿漆会自一长条形开口处，以水濂方式连续流下，与自动输送前进中的板面垂直交会，而在板面上涂满一层均匀的漆膜，待其溶剂逸走半硬化后，再翻转板身及做另一面的涂布，当两面都完成后，即可进行感光法的影像转移。这种"濂涂法"并非电路板业之新创，早年亦曾多用于木制家俱的自动涂装，只是现在转移阵地另辟用场而已。
+ q3 Q( Z9 d) l) q　　
' e3 c% J/ B) w- b: t5 q6 V　　2、Encroachment沾污，侵犯
% _9 @) e5 C0 I7 ?8 C　　在 PCB业是专指板进行绿漆加工时，在不该沾漆的焊垫表面(指插孔的孔环孔壁或SMT的板面焊垫等)，意外出现绿漆痕迹时，将严重影响下游组装的焊锡性，特称之为Encroachment。
　　
( z; X5 B2 {' b0 }0 i7 u) I% b　　3、Liquid Photoimagible Solder Mask，LPSM 液态感光防焊绿漆
　　为板面所用防焊绿漆一种，由于细线板子日多，早期的网版印刷烘烤型的环氧树脂绿漆已无法适应，代之而起的是"空版"(或只留挡墨点的网版)满网的印刷对感光绿漆施工。经刮印及半硬化后，即可直接用底片进行精准之对位及曝光，再经显像与硬化后即可得到位置准确的绿漆。这种现役的 LPSM 经数年来量产的考验，其品质已经非常良好，现已成为各式防焊膜中的主流。
+ w( a! P( s3 \/ q/ c5 p' v, C! z　　
　　4、Post Cure后续硬化，后烤
) d' p0 V) ~0 D1 `5 F- @* ~　　在电路板工业中，液态感光绿漆或防焊干膜，在完成显像后还需做进一步的硬化，以增强其物性之耐焊性质。这种再次补做的工作就是"后续硬化"。另当聚亚醯胺材质的多层板在完成压合后，为使其具有更完整的聚合反应起见，还须放回烤箱中继续2～4小时的后烤，也称为Postcure。
　　
　　5、Roller Coating滚动涂布法
　　利用辊轮将绿漆或"感光式线路油墨"涂布在板面上，然后再进行半硬化曝光及显像的工作，此法对于价位低产量又很大的板子甚为有利。
　　
　　6、Solder Mask(S/M)绿漆，防焊膜
* ^3 N! V  G: M, k8 k; p: \　　原文术语中虽以 Solder Mask 较为通用，但却仍以 Solder Resist 是较正式的说法。所谓防焊膜，是指电路板表面欲将不需焊接的部份导体，以永久性的树脂皮膜加以遮盖，此层皮膜即称之为S/M。绿漆除具防焊功用外，亦能对所覆盖的线路发挥保护与绝缘作用。
　　
7 P2 y2 r& h: {　　7、Spray Coating喷着涂装，喷射涂装
" b0 x9 i0 x3 A　　利用压缩空气将液体涂料自小口喷出，以细小的雾化粒子射涂在待处理的对象表面，类似"喷漆"称为"Spray Coating"。亦可在喷口处施加静电装置，使喷出的雾点带有静电，并在处理件本身也施加相反的静电，使直接吸附。不但可节省涂料，减少污染，并可令死角处也能分布均匀，称之为"静电喷涂法"。电路板的新式绿漆加工也有采用此法者。
　　
7 C' j9 [, A0 q( ^: y* ^: k　　8、Tackiness黏着性，黏手性
# L; q3 D+ A. y　　在板面涂布液态感光绿漆(LPSM)后 (如空网印刷、垂流、喷涂、垂直刮涂、与滚涂等方法)，还要预烤以待曝光。这种预烤漆面在强光照射下是否仍会沾黏底片的性质称为Tackiness。又下游各SMD焊垫上印着锡膏与放置零件后，在等待红外线与热风熔焊前，锡膏必须暂时呈现黏贴定位的功能，也称为Tackiness。
- x  Y4 F9 v8 h9 Q　　
' B( j& Z( R& s& y: a　　焊接原理与焊锡性
　　
　　1、Abietic Acid松脂酸
7 h! g1 ]0 U" i+ ]　　是天然松香（Rosin）的主要成份，占其重量比的34％。在焊接的高温下，此酸能将铜面的轻微氧化物或钝化物予以清除，使得清洁铜面可与熔锡产生"接口合金共化"（IMC）而完成焊接。此松脂酸在常温中很安定，不会腐蚀金属。
2 p  R# N% j; _9 l; {6 n0 p7 ?; v  C　　
4 F- E+ C. y  ~# p- a+ j　　2、Angle of Contack 接触角
1 v7 o0 F8 U" }2 P　　广义是指液体落在固体表面时，其边缘与固体外表在截面上所形益的夹角。在PCB 的狭义上是指焊锡与铜面所形成的Θ角，又称之为双反斜角（Dihedrel Angle）或直接称为 Contact Angle。
　　
8 U7 r3 q* u* d. j　　3、Blow Hole 吹孔
# \0 u9 a+ D" n- Z. v& r0 K　　指完工的 PTH 铜壁上，可能有破洞(Void 俗称窟窿)存在。当板子在下游进行焊锡时，可能会造成破洞中的残液在高温中迅速气化而产生压力，往外向孔中灌入的熔锡吹出。冷却后孔中之锡柱会出现空洞。这种会吹气的劣质 PTH，特称为"吹孔"。吹孔为 PCB 制程不良的表征，必须彻底避免才能在业界立足。
　　
　　4、Brazing 硬焊
, h& r- l2 x* o. C　　是指采用含银的铜锌合金焊条，其焊温在425~870℃ 下进行熔接(Welding)方式，比一般电子工业常见软焊或焊(Soldering)，在温度及强度方面都比较高。
2 B2 O, _! u& d0 W: o) U　　
　　5、Cold Solder Joint 冷焊点
8 e: s3 c) v8 B7 G　　焊锡与铜面间在高温焊接过程中，必须先出现 Cn Sn 的"接口合金共化物"(IMC)层，才会出现良好的沾锡或焊锡性(Solderability)。当铜面不洁、热量不足，或焊锡中杂质太多时，都无法形成必须的 IMC(Eta Phase)，将出现灰暗多凹坑不平。且结构强度也不足的焊点，系由焊锡冷凝而形成，但未真正焊牢的焊点，特称为"冷焊点"，或俗称冷焊。
, b7 |3 a. q4 k. e- c' C　　
8 i  y# x1 D; i: t7 j# n　　6、Contact Angle 接触角
' B" I, F* }& U  Z　　一般泛指液体与固接触时，其交界边缘，在液体与固体外表截面上，所呈现的交接角度，谓之 Contact Angle。
+ X' s6 k1 y$ ~: [  `% K　　
2 x& E1 r  J8 T% A$ T2 s4 u% b　　7、Dewetting 缩锡
& C8 f+ q: ~) t# h' _$ B　　指高温熔融的焊锡与被焊物表面接触及沾锡后，当其冷却固化即完成焊接作用得到焊点(Solder Joint)。正常的焊点或焊面，其已固化的锡面都应呈现光泽平滑的外观，是为焊锡性(Solderability)良好的表征。所谓 Dewetting 是指焊点或焊面呈高低不平、多处下陷，或焊锡面支离破碎甚至曝露底金属，或焊点外缘无法顺利延伸展开，截面之接触角大于 90 度者，皆称为"缩锡"。其基本原因是底金属表面不洁(有氧化物或其它污染)，造成与焊锡之间不易形成"接口合金共化物"(如Cu６Sn５ 之 Eta phase IMC 即是),难以亲锡，无法维持焊锡的均匀覆盖所致。
0 h% `; @+ N0 E　　
　　8、Dihedral Angle 双反斜角
　　是指焊点或焊面外缘在截面上左右两侧的接触角，有如喷射机之双反斜翅膀，称为"双反斜角"。此角度愈小时，表示其"沾锡性"愈好。
　　
　　9、Eutetic Composition 共融组成
　　合金中的组成份在某一定比例时，其熔点(M.P.; Melting Point)最低，称之为"共融组成"。如锡铅合金在63／37比例时，其熔点仅183℃，且直接由固态熔化成液态，中间并未出现浆态；反之亦然。故此63／37比例特称之为"共融组成"，而183℃即其共融点(Eutetic Point)。
　　
  e$ }' k+ e) F( {　　10、Finite Element Method有限要素分析法
! [4 T- [1 }8 r8 e  N: w　　是一种对焊点(Joint)可靠度与故障的分析法，为利用计算机与数据模式的分析工具。可将焊件之结构以微分方式划分成许多受力面与受力点，在计算机协助下逐一仔细找出故障的可能原因。下左图即为一鸥翼脚焊点的FEM分析图。左图为一外围有球脚的P-BGA，在板面上焊接后的FEM细分图，此件共有2492个平面应变要素，与7978个节点应变要素 (Node Strain Element)。
. `2 m( V1 @  x6 w　　
　　11、Meniscograph Test 弧面状沾锡试验
　　是针对待焊物表面沾锡性好坏所做的一种试验，如右图所示；取一金属线使其沉入表面清洁的熔锡池中。若金属线的沾锡性不错时，则会产生良好的沾锡力(Wetting Force)，而在交界处会将锡拉起，呈现弧状上升的"弯月形"(Meniscus)，即表示其焊锡性良好。可再以"弧面沾锡仪"(Meniscometer)的激光束去观察所带起的弯弧的高度，再按已存在计算机中的记忆资料，求出接触角(Contact Angle θ,或称沾锡角Wetting Angle)，即可判断出零件脚沾锡品质的好坏。不过此法现已不如"沾锡天平"法(Wetting Balance)来的更精确。按荷兰籍焊接专家 R.J.Klein Wassink(曾任职菲利浦公司 30 年以上,为全世界 SMT 的启蒙者)之名著 Soldering In Electronics(2nd Ed.，1989)P.332所载，在沾锡动作接触 3～4 秒后可测得 θ 角，其代表之意义如表内所示。
0 l# b7 @. |- S8 |! j2 z, a5 z　　
0 l: X& Y) n/ l0 g　　12、Meniscus 弯月面，上凹面
　　原指毛细管中之水面，从截面所观察到的上凹情形。引伸到"焊锡性"的品质时，则是指焊锡与被焊物表面之接触角。当其所呈现角度很小，使被焊物表面之焊锡前缘，具有扩张与前进的趋势，则其"焊锡性"将会很好。利用此"弯月面"的原理，进一步地去测试被焊物在"焊锡性"品质上的好坏，其方法称Meniscograph。
　　
　　13、Non-Wetting 不沾锡
　　在高温中以焊锡(Solder)进行焊接(Soldering)时，由于被焊之板子铜面或零件脚表面等之不洁，或存有氧化物、硫化物等杂质，使焊锡无法与底金属铜之间形成必须的"接口合金化合物"(Intermatallic Compound，IMC，系指Cu6Sn5 )，此等不良外表在无法"亲锡"下，致使熔锡本身的内聚力大于对"待焊面 "的附着力，形成熔锡聚成球状无法扩散的情形。就整体外表而言，不但呈现各地局部聚集不散而高低不平的情形，甚至会曝露底铜，这比"Dewtting 缩锡" 更为严重，称之为"不沾锡"。
　　
　　14、Solder焊锡
　　是指各种比例的锡铅合金，可当成电子零件焊接(Soldering)所用的焊料。其中以 63/37 锡铅比的 Solder 最为电路板焊接所常用。因为在此种比例时，其熔点最低(183℃)，且系由"固态"直接熔化成"液态"，反之固化亦然，其间并未经过浆态，故对电子零件的连接有最多的好处。除此之外尚有80/20、90/10等熔点较高的焊锡，以配合不同的用途。 注意当 "焊" 字从金旁时，专指焊锡合金之本体金属而言，若从火部的 "焊"时，则系针对焊接的操作之谓，不宜混一谈。
& A$ S5 j( w( }* O6 f6 b　　
　　15、Solderability焊锡性，可焊性
1 z% U6 n- F+ l8 P" D0 Z' h　　各种零件引脚或电路板焊垫等金属体，其等接受焊锡所发挥的焊接能力如何？谓之焊锡性。无论电路板或零件，其焊锡性的好坏都是组装过程所须最先面对的问题，焊锡性不良的PCB，其它一切的品质及特点都将付诸空谈。
1 I% D( l# P- M1 ]$ ~6 z1 _+ q3 N　　
! d* {6 `9 d. d2 @  u1 s　　16、Surface Energy表面能
　　任何物质在进行化学反应前，其表面将应具有某种活性程度，或参与化学反应能力强弱的一种表示数值，谓之"表面能"。例如清洁新鲜的铜面，其在真空中的表面能可高达1265 dyne/cm，但若将该新鲜的铜放置在空气中 2小时，因表面产生各种铜的污化物或钝化物后，其"表面能"将下降至25 dyne/cm，必须仰赖助焊剂的清洁作用，才能完成焊接所需的良好沾锡 (Wetting)品质。
　　
　　17、Vacuoles 焊洞
　　通孔中可插焊或直接涌锡填锡而成锡柱体，当焊板远离锡波逐渐冷却之际，其填锡体之冷却固化是从顶部开始的。因板材是不良导热体，故下板面擦过锡波时其温度要高于离锡波稍远的上板面。故孔内锡柱是先自顶部固化后，其次才轮到底部固化，锡柱中段最后才会固化。因而在四周上下已经硬化，其中心继续冷固收缩时，经常会出现真空式无害的空洞，称为"Vacuoles"。
　　
　　18、Wetting Balance沾锡天平
　　是一种测量零件脚或电路板"焊锡性"好坏的精密仪器。试验中须将试样夹在触动敏感的夹具上，再举起小锡池以迎合固定的测试点，并使测区得以沉没于锡池中。在扣除浮力后即可测得试样"沾锡力量"的大小，及"沾锡时间"的长短。即使少许"力量"的差异，亦可从此种仪器上忠实测出，故称为"沾锡天平"。(详见电路板信息杂志第二十六期之专文)
' m1 F* p  P2 w( u　　
　　19、Wetting沾湿，沾锡
　　清洁的固体表面遇有水份沾到时，由于其间附着力较大故将向四面均匀扩散，称为Wetting。但若表面不洁时，则附着力将变小且亲和性不足，反使得水的内聚力大于附着力，致令水份聚集不散。凡在物体表面出现局部聚拢而不连续的水珠者，称"不沾湿"Dewetting。此种对水份"沾湿"的表达，若引伸到电路板的焊锡性上，即成为"沾锡"与"沾锡不良"(或缩锡)之另一番意义。IMC Intermatallic Compound ; (金属) 接口合金共化物如 Cu6Sn5 Cu3Sn即为铜锡之间的两种合金共化物，此外尚有多种其它金属间的IMC存在
- e0 C; U6 j  S  B　　
　　线路板可靠性与微切片
+ e3 G; [8 o3 L$ }　　
: |) K2 B  e! j  m　　1、Abrasion Resistance耐磨性
0 v4 S7 s, R0 G0 P# e. ~+ ?　　在电路板工程中，常指防焊绿漆的耐磨性。其试验方法是以 1 k g 重的软性砂轮，在完成绿漆的IP-B-25样板上旋转磨擦 50 次，其梳型电路区不许磨破见铜（详见电路板信息杂志第 54 期P.70），即为绿漆的耐磨性。某些规范也对金手指的耐磨性有所要求。又，Abrasive是指磨料而言，如浮石粉即是。Accelerrated Test（Aging）加速试验，加速老化也就是加速老化试验（Aging）。如板子表面的熔锡、喷锡或滚锡制程，其对板子焊锡性到底能维持多久，可用高温高湿的加速试验，仿真当板子老化后，其焊锡性劣化的情形如何，以决定其品质的允收与否。此种人工加速老化之试验，又称为环境试验，目的在看看完工的电路板（已有绿漆）其耐候性的表现如何。新式的"电路板焊锡性规范"中（ANSI/J- STD-003，本刊 57 期有全文翻译）已有新的要求，即高可靠度级CLASS 3的电路板在焊锡性（Solderability） 试验之前，还须先进行 8 小时的"蒸气老化"（Steam Aging），亦属此类试验。
　　
9 K2 m4 W8 l1 b- z　　2、Accuracy 准确度
　　指所制作的成绩与既定目标之间的差距。例如所钻成之孔位，有多少把握能达到其"真位"(True Position)的能力。
* m  {: P1 Q6 e9 ]) `　　
　　3、Adhesion 附着力
　　指表层对主体的附着强弱而言，如绿漆在铜面，或铜皮在基材表面，或镀层与底材间之附着力皆是。
  B9 ^% A# Q( P1 b　　
9 z$ k6 ]# Q, \　　4、Aging 老化
  `& }1 W: K2 f　　指经由物理或化学制程而得到的产物，会随着时间的经历而逐渐失去原有的品质，这种趋向成熟或劣化的过程即称之"Aging"。不过在别的学术领域中亦曾译为"经时反应"。
　　
　　5、Arc Resistance 耐电弧性
5 j! X9 H! l2 O8 F0 o, g　　指在高电压低电流下所产生的电弧，当此电弧在绝缘物料表面经过时，物料本身对电弧抗拒力或忍耐力谓之"耐电弧性"。其耐力品质的好坏，端视其被攻击而造成碳化物导电之前，所能够抵抗的时间久暂而定。
7 r! t7 E& c& `& q　　
. r* C5 ]! b% {. W. O　　6、Bed-of-Nail Testing 针床测试
　　板子进行断短路(Open/Short)电性试验时，需备有固定接线的针盘(Fixture)，其各探针的安插，需配合板面通孔或测垫的位置，在指定之电压下进行电性测试，故又称为"针床测试"。这种电性测试的正式名称应为 Continuity Test，即 "连通性试验"。
9 ]6 L4 Q' D) B$ @1 {8 e7 N/ G　　
　　7、Beta Ray Backscatter 贝他射线反弹散射
　　是利用同位素原子不安定特性所发出的 β 射线，使透过特定的窗口，打在待测厚的镀层样本上，并利用测仪中具有的盖氏计数管，侦测自窗口反弹散射回来部份的射线，再转成厚度的资料。一般测金层厚度仪，例如 UPA 公司的 Micro-derm 即利用此原理操作。
　　
　　8、Bond strength 结合强度
　　指积层板材中，欲用力将相邻层以反向之方式强行分开时(并非撕开)，每单位面积中所施加的力量(LB/in2)谓之结合强度。
　　
　　9、Breakdown Voltage 崩溃电压
6 L- r6 |, z; k+ I6 p, i5 j　　造成板子绝缘材料(如基材或绿漆)失效的各种高压中，引发其劣化之最低最起码之电压即为"崩溃电压"或简称"溃电压"。或另指引起气体或蒸气达到离子化的电压。由于"薄板"日渐流行，这种基材的特性也将要求日严。此词亦常称为Dielectric Withstanding Voltage。
　　
# [. Z" ?. ?4 U! D　　10、Burn-In 高温加速老化试验
. P* i9 R, E( u, T/ X9 R$ p　　完工的电子产品，出货前故意放在高温中，置放一段时间(如 7 天)，并不断测试其功能的劣化情形，是一种加速老化试验，也称为高温寿命试验。
: J; Q: }  _; D1 ]6 B* v4 H　　
　　11、Chemical Resistance 抗化性
　　广义是指各种物质对化学品的忍耐或抵抗能力。狭义是指电路板基材对于溶剂或湿式制程中的各种化学品，以及对助焊剂等的抵抗性或忍耐性。
6 X) z: X/ E4 L, W; `  q  _　　
　　12、Cleanliness 清洁度
% V- J7 `6 J4 @! c( f　　是指完工的板子，其所残余离子多寡的情形。由于电路板曾经过多种湿式制程，一旦清洗不足而留下导电质的离子时，将会降低板材的绝缘电阻，造成板面线路潜在的腐蚀危机，甚至在湿气及电压下点引起导体间(包含层与层之间)的电子迁移(Electromigration)问题。因而板子在印绿漆之前必须要彻底清洗及干燥，以达到最良好的清洁度。按美军规 MIL-P-55110E 之要求，板子清洁度以浸渍抽取液(75％异丙醇＋25％纯水)之导电度(Conductivity)表示，必须低于2×10-6 mho，应在2×106 ohm以，才算及格。
　　
　　13、Comb Pattern 梳型电路
　　是一种"多指状"互相交错的密集线路图形，可对板面清洁度及绿漆绝缘性等，进行高电压测试的一种特殊线路图形。
　　
/ g( ?- r: m0 ]1 d* R　　14、Corner Crack 通孔断角
　　通孔铜壁与板面孔环之交界转角处，其镀铜层之内应力(Inner Stress)较大，当通孔受到猛烈的热冲击时 (如漂锡)，在 Z 方向的强力膨胀拉扯之下，其孔角。其对策可从镀铜制程的延展性加以改善，或尽量降低板子的厚度，以减少Z 膨胀的效应。
- o$ a% ]3 d" _7 ]& N　　
8 E; u: {! L. g- a9 L　　15、Crack 裂痕
　　在 PCB 中常指铜箔或镀通孔之孔铜镀层，在遭遇热应力的考验时，常出现各层次的局部或全部断裂，谓之 Crack。其详细定义可见 IPC-RB-276 之图 7。
　　
　　16、Delamination 分层
　　常指多层板的金属层与树脂层之间的分离而言，也指"积层板"之各层玻纤布间的分开。主要原因是彼此之间的附着力不足，又受到后续焊锡强热或外力的考验，而造成彼此的分离。
　　
# }! j$ e! F; v$ o　　17、Dimensional Stability 尺度安定性
　　指板材受到温度变化、湿度、化学处理、老化(Aging) 或外加压力之影响下，其在长度、宽度、及平坦度上所出现的变化量而言，一般多以百分率表示。当发生板翘时，其 PCB 板面距参考平面(如大理石平台) 之垂直最高点再扣掉板厚，即为其垂直变形量，或直接用测孔径的钢针去测出板子浮起的高度。以此变形量做为分子，再以板子长度或对角线长度当成分母，所得之百分比即为尺度安定性的表征，俗称"尺寸安定性"。本词亦常指多层板制做中其长宽尺寸的收缩情形，尤其在压合后，内层收缩最大，通常经向约万分之四，纬向约万分之三左右。
" C5 n, C  U: T+ I+ D8 O+ k　　
　　18、Electric Strength（耐）电性强度
- L$ m+ x* a+ [* o! V: x! `　　指绝缘材料在崩溃漏电以前，所能忍受的最高电位梯度(Potential Gradient,即电压、电位差），其数值与材料的厚度及试验方法都有关。此词另有同义字为(1)Dielectric Strength介质强度(2)Dielectric Break Down介质崩溃(3)Dielectric Withstand Voltage介质耐电压等，一般规范中的正式用语则以第三者为多。
/ u$ [' @9 X; ^: @　　
$ P+ J& [- B( J; c" h6 h# P　　19、Entrapment 夹杂物
　　指不应有的外物或异物被包藏在绿漆与板面之间，或在一次铜与二次铜之间。前者是由于板面清除不净，或绿漆中混有杂物所造成。后者可能是在一次铜表面所加附的阻剂，发现施工不良而欲"除去"重新处理时，可能因清除未彻底留下残余阻剂，而被二次铜所包覆在内，此情形最常出现于孔壁镀铜层中。另外当镀液不洁时，少许带电固体的粒子也会随电流而镀在阴极上，此种夹杂物最常出现在通孔的孔口，下二图所示即是典型镀铜的 Entrap。
　　
　　20、Fungus Resistance 抗霉性
' t6 f, i; F" D0 @) D. T3 B3 e　　电路板面若有湿气存在时，可能因落尘中的有机物而衍生出霉菌，此等菌类之新陈代谢产物会有酸类出现，将有损板材的绝缘性。故板面的导体电路或所组装的零件等，都要尽量利用绿漆及护形漆(Conformal Clating ,指组装板外所服贴的保护层)予以封闭，以减少短路或漏电的发生。
　　
　　21、Hipot Test 高压电测
$ x) e/ l9 p; \7 c" X2 L- P) w　　为 High Potential Test 的缩写，是指采用比在实际使用时更高的直流电压，去进行仿真通电的电性试验，以检查出可能漏失的电流大小。
& D, w9 A; z$ }( M　　
　　22、Hole pull Strength 孔壁强度
% a8 d/ X6 R3 C4 V% B' W# M2 d　　指将"整个孔壁"从板子上拉下所需的力量，也就是孔壁与板子所存在的固着强度。其试验法可将一金属线押进孔中并在尾部打弯，经并经填锡牢焊在通孔中。如此经 5次焊锡及 4 次解焊， 然后去将整个通孔壁连同填锡焊点，一并往板面垂直方向用力拉扯，直到松脱所呈现的力量为止。其及格标准为 500 PSI，此种耐力谓之孔壁强度。
& X! f( A9 A( h3 s; R* C! w' u7 y" C　　
* x% m% r" l8 O: u　　23、Ion Cleanliness 离子清洁度
　　电路板经过各种湿制程才完成，下游组装也要经过助焊剂的处理，因而使得板面上带有许多离子性的污染物，必须要清洗干净才能保证不致造成腐蚀，而清洗干净的程度如何，须用到异丙醇(75％)与纯水(25％)的混和液去冲洗后，再测其溶液的电阻值或导电度，称为离子清洁度，而由于离子所造成板面的污染，则称为"离子污染"(Ionic Contamination)。
2 \7 s5 N2 c& [; F: z& m; w　　
& I  Q8 }1 v8 Q　　24、Ionizable(Ionic)Contamination 离子性污染
　　在电路板制造及下游组装的过程中，某些参与制程的化学品，若为极性化合物而又能溶于水时，则其在板上的残迹，将很可能会因吸潮而溶解成导电性的离子，进而造成板材的漏电构成危害。此类化学品最典型者即为：助焊剂中之活性物质、电镀液或蚀刻液之残余、指印汗水等。皆需彻底洗净以达到规范所要求的清洁度或绝缘度。
. _3 g8 ^  ^- a4 @　　
3 s1 R6 h0 ~4 d) b" h: o　　25、Microsectioning 微切片法
! J2 b- o* C$ x　　是对电路板之板材组织结构，与板材在各制程站的细部品质，以及零件组装情况等，在微观下做进一步深入了解的一种技术，是一种公认的品检方法。在正确拋光与小心微蚀后的切片试样上，于放大 100～400 倍下，各种细部详情均将一览无遗，而多数的问题根源也为之无所遁形。不过微切片正确判读所需的智识，却远超过其制作的技术，几乎是集材料、制程及品管等各种学理与规范于一身的应用。此种微切片法是源自金属材料，及矿冶科技的学问领域。
　　
$ ~$ T# c+ Y5 G, z$ f( e　　26、Moisture and Insulation Resistance Test 湿气与绝缘电阻试验
　　此试验原来的目的是针对电路板面的防焊绿漆，或组装板的护形漆(Conformal Coating)等所进行的加速老化试验，希望能藉助特殊的梳形线路，自其两端接点处施加外电压(100 VDC?0％)下，试验出此等皮膜"耐电性质"的可靠度如何，以 Class 2品级的板类而言，须在 50℃?℃ 及 90~98％ RH的环境下，放置7天(168小时)，且每8小时检测一次"绝缘电阻"。此试验现亦广用于板材、助焊剂，甚至锡膏等物料，以了解在恶劣环境中的可靠度到底如何。
! w3 \  y7 g5 _2 M2 H　　
　　27、Omega Meter 离子污染检测仪
8 S& o9 U/ i  o" M% d　　待印绿漆的电路板，或完成装配与清洗的组装板，该整体清洁程度如何？是否仍带有离子污染物？其等情况都需加以了解，以做为清洗工程改善的参考。实际的做法是将待测的板子，浸在异丙醇(占25%)与纯水的混合液中，并使此溶液产生流动以便连续冲刷板面，而溶出任何可能隐藏的离子污染物，并以导电度计测出该测试溶液，是否因污染物不断溶入而使导电度增加，用以判断板子清洁程度。此种连续流动并连续监测溶液导电度的仪器，其商品之一的 Omega Meter 即为此中之佼佼者。此类商品另有Kenco公司的Omega 500型、Alpha Metal 公司的 Omega 600型，及杜邦的 Ionograph Meter 等。
　　
, |% p4 F- D! }& `2 u2 D　　28、Peel Strength抗撕强度
% ^- H  k8 H8 r7 g　　此词在电路板工业中，多指基板上铜箔的附着强度。其理念是指将基板上1吋宽的铜箔，自板面上垂直撕起，以其所需力量的大小来表达附着力的强弱。通常1 oz铜箔的板子其及格标准是 8 lb/in (1996年1月MIL-P-55110E之附录Spec. Sheet"4D"已将之降低为 4 lb/in)。此术语亦可用以表示各种电镀层的附着力。按中国国家标准(CNS)的正式译名应为"抗撕强度"，其用词可谓望文生义简明清楚，无需再费唇舌解释。然而一般业者却不用此词，反而直接引用日文的"剥离强度"，语意似有主客颠倒之嫌。在长期以讹传讹之下，劣币驱逐良币，正确术语竟不见流传，其是非不明的马虎随便，不免令人为之扼腕。
, W5 N5 B) J. m' k  ~% B　　
" a' i' J5 K7 W1 S. O7 s" E. }9 M　　29、Porosity Test疏孔度试验
& y% v4 i# Q0 A  Y- t　　这是对镀金层所进行的试验。电路板金手指上镀金的目的是为了降低"接触电阻"(Contact Resistance)，及防止氧化而保持其良好的接触性能。但却因镀层太薄而无法避免疏孔(Pores)，致使底镀的镍层有机会与空气及水接近。又因黄金本身在化学性质上的高贵，在电化环境中会首先选择做为阴极，迫使底下的镍层扮演阳极的角色，造成底镍的加速腐蚀。其腐蚀的产物将会附着在疏孔附近，而降低了镀金层的优良接触性质，因而在品质规范中，常要求镀金层须通过Porosity Test。这种试验的做法很多，其中一种快速的做法，是取一张沾有镍试剂(Dimethyl-glyoxime)的试纸，将之打湿压在金手指表面，然后另取一条不锈钢片当成阴极压在试纸上，以试纸当成电解槽，将金手指当成阳极。在通入直流电一分钟后，有金层疏孔的底镍层，将被强迫氧化而产生镍盐，当其与"镍试剂"相遇时，将立即出现红色斑点。此试剂对镍浓度的敏感性可达一百六十万分之一，只要金层有疏孔存在，即逃不过这种试验的法力。不过疏孔度品质"允收标准"，却始终不易制订。
& ?  p- c5 u; B　　
　　30、Reliability可靠度，信赖度
4 R3 ~2 ~4 ?3 N. s  j. D# [' h) U　　是一种综合性的名词，表示当产品经过储存或使用一段时间后，对其品质再进行的一种"测量"(Measure)，与新制品在交货时所实时测量的品质有所不同。换句话说，即是当产品在既定的环境中，历经一段既定时间的使用考验后，对其原有的"功能"(Function)是否仍可施展，或施展程度如何的一种测量。就电路板代表性规范 IPC-RB-276 而言，其 Class 3 即为"高可靠度"(简称Hi-Rel)之等级，如心脏调节器、飞航仪器或国防武器系统等电子品，其所用的电路板皆对Reliability相当讲究。
　　
　　31、Rotary Dip Test摆动沾锡试验
1 W7 f) g% q, m( e7 M8 u' v　　是一种对电路板试样进行板面"焊锡性"试验的方法，按1992年 4 月所发布ANSI/J-STD-003 之"焊锡性规范"，在其 4.2.2 节及图 4. 的说明中，可知这是一种慢速钟摆式运动的沾锡试验，但在国内业界中极少使用 (详见电路板资料杂志第57期 p.83)。
　　
　　32、Rupture迸裂
　　对物料进行抗拉强度试验(Tensile Strength Test)或延伸率试验(Elongation Test)或展性试验时，其被拉裂的情形称为 Rupture(见电路板信息杂志第73期)
  N: I  _5 _% m9 x8 B　　
8 Q0 J5 ~  V8 g( _3 P　　33、Surface Insulation Resistance (SIR)表面绝缘电阻
- M+ d$ U$ l: w4 H# u4 o　　指电路板面各种导体之间，其基材表面的绝缘性质(程度)和何，是在特定的温湿环境中，又外加定额的电压下，长时间进行规律"定时性"的绝缘测试，而得到的一种监视制程或物料的"品质数据"。其实际的做法见 IPC-TM-650中2.6.3D的内容叙述。
　　
( ]* @5 j# X* o& D　　34、Tape Test撕胶带试验
　　电路板上的各种镀层及有机涂装层，可利用一小段透明胶带在其表面上压附，然后瞬间用力的撕起，即可测知该等皮膜之附着力的品质如何。常用之透明胶带有 3M公司的#600及 #691等商品。
7 L4 F# Y6 V6 P9 y# d& n, A　　
　　35、Thermal Cycling热循环，热震荡
　　当电路板或电路板组装品完成后，为测知其可靠度(Reliability)如何，可放置在高低温循环的设备中，刻意进行剧烈的热胀冷缩，以考验各个导体、零件，与接点的可靠度，是一种加速性环境试验，又称为Thermal Shock"热震荡"试验或"温度循环"试验。按 MIL-P-55110D 对完工 FR-4 材质的电路板，其一个完整周期的 Thermal Cycling试验，应按下述方式进行：室温中15分钟->2分内移入->高温125℃15分->2分内移入->室温15分->2分内移入->-65℃15分->2分内移入->室温15分55110D 规定 FR-4 板子须完成 100 个周期上述的试验后，其铜线路导体会发生劣化情形，从"电阻值"的增加上可以得知。 55110D 规定电阻值不能超过原测值的10%，且通孔切片后亦不能出现不允许的缺点。本法可考验出镀铜层及板材结构的耐用品质。请注意上述军规之E版，已将热循环中之保温部份取消，直接由高温125℃与低温-65℃之间振荡，条件更为苛刻。
% [8 @2 d8 ^0 R3 b$ ?　　
　　36、Traceability追溯性，可溯性
　　军用电路板或 IPC-RB-276中所明定高可靠度的 Class 3板类，在制造过程中所用到的各种原物料、设备及检验过程等，其资料皆需详加纪录及保存，以备出品后三年中仍具可查考及可追踪的证据，谓之"追溯性"。
　　
　　37、Wear Resistance耐磨度，耐磨性
+ h4 a4 r; a5 e3 t& J8 k( w3 U　　此词与 Abrasion Resistance同义，有时也可称为Wearability。
　　
　　38、Weatherability耐候性
# Z( t5 p4 H$ T) @! p# L　　指产品本身或表面处理层，在室外不同的环境中，由于各种保护措施之得宜，具有耐久能力减少功能故障的发生，称为耐候性。
0 P' m1 D; X1 K　　
1 l0 N: u* k$ X6 t& H　　线路板PCB加工特殊制程
" l+ C" Z( G: E9 c　　
　　1、Additive Process 加成法
4 K* G$ }- [8 r　　指非导体的基板表面，在另加阻剂的协助下，以化学铜层进行局部导体线路的直接生长制程(详见电路板信息杂志第 47 期 P.62)。电路板所用的加成法又可分为全加成、半加成及部份加成等不同方式。
; @2 b6 Y  Y! B$ x　　
4 a* J* L; V9 O0 i+ M% M* E) F4 N　　2、Backpanels，Backplanes 支撑板
　　是一种厚度较厚(如 0.093",0.125")的电路板，专门用以插接联络其它的板子。其做法是先插入多脚连接器(Connector)在紧迫的通孔中，但并不焊锡，而在连接器穿过板子的各导针上，再以绕线方式逐一接线。连接器上又可另行插入一般的电路板。由于这种特殊的板子，其通孔不能焊锡，而是让孔壁与导针直接卡紧使用，故其品质及孔径要求都特别严格，其订单量又不是很多，一般电路板厂都不愿也不易接这种订单，在美国几乎成了一种高品级的专门行业。
　　
　　3、Build Up Process　增层法制程
* w  I$ u7 Z8 P6 q　　这是一种全新领域的薄形多层板做法，最早启蒙是源自 IBM 的SLC 制程，系于其日本的 Yasu 工厂 1989 年开始试产的，该法是以传统双面板为基础，自两外板面先全面涂布液态感光前质如Probmer 52，经半硬化与感光解像后，做出与下一底层相通的浅形"感光导孔"(Photo-Via) ，再进行化学铜与电镀铜的全面增加导体层，又经线路成像与蚀刻后，可得到新式导线及与底层互连的埋孔或盲孔。如此反复加层将可得到所需层数的多层板。此法不但可免除成本昂贵的机械钻孔费用，而且其孔径更可缩小至10mil以下。过去5～6年间，各类打破传统改采逐次增层的多层板技术，在美日欧业者不断推动之下，使得此等 Build Up Process 声名大噪，已有产品上市者亦达十余种之多。除上述"感光成孔"外；尚有去除孔位铜皮后，针对有机板材的碱性化学品咬孔、雷射烧孔 ( Laser Ablation ) 、以及电浆蚀孔 ( Plasma Etching )等不同"成孔"途径。而且也可另采半硬化树脂涂布的新式"背胶铜箔" (Resin Coated Copper Foil ) ，利用逐次压合方式 ( Sequential Lamination ) 做成更细更密又小又薄的多层板。日后多样化的个人电子产品，将成为这种真正轻薄短小多层板的天下。
8 K' s- U* d7 b# _　　
　　4、Cermet 陶金
& @; h: H0 x+ D! `　　将陶瓷粉末与金属粉末混合，再加入黏接剂做为种涂料，可在电路板面(或内层上)以厚膜或薄膜的印刷方式，做为"电阻器"的布着安置，以代替组装时的外加电阻器。
2 U" X. j; _" q( _; B　　
' g) p. {' |. a3 T0 A7 k　　5、Co-Firing 共烧
　　是瓷质混成电路板(Hybrid)的一个制程，将小型板面上已印刷各式贵金属厚膜糊(Thick Film Paste)的线路，置于高温中烧制。使厚膜糊中的各种有机载体被烧掉，而留下贵金属导体的线路，以做为互连的导线。
# q3 s9 M1 Q% k+ G5 \5 c  V; b- P4 W$ T　　
2 \# n' F# Q3 Q0 P) J, f　　6、Crossover越交，搭交
$ {  t% T1 d% U! K: c　　板面纵横两条导线之立体交叉，交点落差之间填充有绝缘介质者称之。一般单面板绿漆表面另加碳膜跳线，或增层法之上下面布线均属此等"越交"。
　　
3 y" q* N" ?' S6 }9 n; R　　7、Discreate Wiring Board散线电路板，复线板
3 j; `# T# `/ C2 E& b. {0 `8 U3 q　　即Multi-Wiring Board的另一说法，是以圆形的漆包线在板面贴附并加通孔而成。此种复线板在高频传输线方面的性能，比一般PCB经蚀刻而成的扁方形线路更好。
: [* O& w* B" B( K3 P! U　　
0 i' R- Z$ j- j8 P, h6 @　　8、DYCOstrate电浆蚀孔增层法
8 X: f; ^; Z/ [% U. _( M9 ?9 Q　　是位于瑞士苏黎士的一家Dyconex公司所开发的Build up Process。系将板面各孔位处的铜箔先行蚀除，再置于密闭真空环境中，并充入CF4、N2、O2，使在高电压下进行电离形成活性极高的电浆(Plasma)，用以蚀穿孔位之基材，而出现微小导孔 (10mil以下) 的专利方法，其商业制程称为DYCOstrate。
# X& W: X3 T) f/ b* a　　
　　9、Electro-Deposited Photoresist电着光阻，电泳光阻
　　是一种新式的"感光阻剂"施工法，原用于外形复杂金属物品的"电着漆"方面，最近才引进到"光阻"的应用上。系采电镀方式将感旋光性带电树脂带电胶体粒子，均匀的镀在电路板铜面上，当成抗蚀刻的阻剂。目前已在内层板直接蚀铜制程中开始量产使用。此种ED光阻按操作方法不同，可分别放置在阳极或阴极的施工法，称为"阳极式电着光阻"及"阴极式电着光阻"。又可按其感光原理不同而有"感光聚合"(负性工作Negative Working )及"感光分解"（正性工作Positive Working）等两型。目前负型工作的ED光阻已经商业化，但只能当做平面性阻剂，通孔中因感光因难故尚无法用于外层板的影像转移。至于能够用做外层板光阻剂的"正型ED"（因属感光分解之皮膜，故孔壁上虽感光不足但并无影响），目前日本业者仍正在加紧努力，希望能够展开商业化量产用途，使细线路的制作比较容易达成。此词亦称为"电泳光阻"（Electrothoretic Photoresist）。
8 V; u  }' x  Q+ @$ g! Y　　
: E/ L' A% }+ h3 Y　　10、Flush Conductor 嵌入式线路，贴平式导体
+ e: t: f; D6 H* K/ X　　是一外表全面平坦，而将所有导体线路都压入板材之中的特殊电路板。其单面板的做法是在半硬化(Semi Cured)的基材板上，先以影像转移法把板面部份铜箔蚀去而得到线路。再以高温高压方式将板面线路压入半硬化的板材之中，同时可完成板材树脂的硬化作业，成为线路缩入表面内而呈全部平坦的电路板。通常这种板子已缩入的线路表面上，还需要再微蚀掉一层薄铜层，以便另镀0.3mil的镍层，及20微吋的铑层，或10微吋的金层，使在执行滑动接触时，其接触电阻得以更低，也更容易滑动。但此法郄不宜做PTH，以防压入时将通孔挤破，且这种板子要达到表面完全平滑并不容易，也不能在高温中使用，以防树脂膨胀后再将线路顶出表面来。此种技术又称为Etch and Push法，其完工的板子称为Flush-Bonded Board，可用于RotarySwitch及Wiping Contacts等特殊用途。
$ \, A$ h7 f8 S8 o　　
0 r# R+ ]0 J9 a* r' a. ^: i* I　　11、Frit玻璃熔料
: L2 e, }# w- G1 v! b( O- x　　在厚膜糊 (Poly Thick Film， PTF)印膏中，除贵金属化学品外，尚需加入玻璃粉类，以便在高温焚熔中发挥凝聚与附着效果，使空白陶瓷基板上的印膏，能形成牢固的贵金属电路系统。
　　
　　12、Fully-Additive Process 全加成法
　　是在完全绝缘的板材面上，以无电沉积金属法（绝大多数是化学铜），生长出选择性电路的做法，称之为"全加成法"。另有一种不太正确的说法是"Fully Electroless"法。
　　
; V8 G8 U* T9 |  L! a　　13、Hybrid Integrated Circuit 混成电路
　　是一种在小型瓷质薄基板上，以印刷方式施加贵金属导电油墨之线路，再经高温将油墨中的有机物烧走，而在板面留下导体线路，并可进行表面黏装零件的焊接。是一种介乎印刷电路板与半导体集成电路器之间，属于厚膜技术的电路载体。早期曾用于军事或高频用途，近年来由于价格甚贵且军用日减，且不易自动化生产，再加上电路板的日趋小型化精密化之下，已使得此种 Hybrid 的成长大大不如早年。
　　
　　14、Interposer互连导电物
　　指绝缘物体所承载之任何两层导体间，其待导通处经加填某些导电类填充物而得以导通者，均称为Interposer。如多层板之裸孔中，若填充银膏或铜膏等代替正统铜孔壁者，或垂直单向导电胶层等物料，均属此类Interposer。
　　
　　15、Laser Direct Imaging，LDI 雷射直接成像
　　是将已压附干膜的板子，不再用底片曝光以进行影像转移，而代以计算机指挥激光束，直接在干膜上进行快速扫瞄式的感光成像。由于所发出的是单束能量集中的平行光，故可使显像后的干膜侧壁更为垂直。但因此法只能对每片板子单独作业，故量产速度远不如使用底片及传统曝光来的快。LDI 每小时只能生产 30 片中型面积的板子，因而只能在雏型打样或高单价的板类中偶有出现。由于先天性的成本高居不下，故很难在业界中推广。
　　
$ @% a# [) h0 Y7 @6 ~　　16、Laser Maching 雷射加工法
　　电子工业中有许多精密的加工，例如切割、钻孔、焊接、熔接等，亦可用雷射光的能量去进行，谓之雷射加工法。所谓 LASER 是指"Light Amplification Stimulated Emission of Radiation"的缩写，大陆业界译为"激光"为其意译，似较音译更为切题。Laser 是在 1959 年由美国物理学家 T.H.Maiman,利用单束光射到红宝石上而产生雷射光，多年来的研究已创造一种全新的加工方式。除了在电子工业外，尚可用于医疗及军事等方面。
　　
　　17、Micro Wire Board微封线 (封包线)板
; A% U; {- y7 t, I- ~* P　　贴附在板面上的圆截面漆包线(胶封线)，经制做PTH完成层间互连的特殊电路板，业界俗称为 Multiwire Board"复线板"，当布线密度甚大(160～250in/in2) ，而线径甚小(25mil以下)者，又称为微封线路板。
　　
　　18、Moulded Circuit模造立体电路板
3 g! X5 h/ O7 _8 K" I  R6 O4 \5 a　　利用立体模具，以射出成型法(Injection Moulding)或转型法，完成立体电路板之制程，称为 Moulded circuit或 Moulded Interconnection Circuit。左图即为两次射出所完成MIC的示意图。
　　
9 p+ z) ]. V" `, A" M0 ~+ T　　19、Multiwiring Board(or Discrete Wiring Board)复线板
' ~, ^9 O) K/ j# h, F　　是指用极细的漆包线，直接在无铜箔的板面上进行立体交叉布线，再经涂胶固定及钻孔与镀孔后，所得到的多层互连电路板，称之为"复线板"。此系美商PCK 公司所开发，目前日商日立公司仍在生产。此种MWB可节省设计的时间，适用于复杂线路的少量机种 (电路板信息杂志第 60 期有专文介绍)。
　　
( x, p; w  o' A+ I, T6 j: J  l( o　　20、Noble Metal Paste 贵金属印膏
　　是厚膜电路印刷用的导电印膏。当其以网版法印在瓷质的基板上，再以高温将其中有机载体烧走，即出现固着的贵金属线路。此种印膏所加入的导电金属粉粒必须要为贵金属才行，以避免在高温中形成氧化物。商品中所使用者有金、铂、铑、钯或其它等贵金属。
3 w3 Z3 _7 R4 g5 [2 c" E0 x　　
2 |5 ]. q3 v' @' V0 b　　21、pads Only Board唯垫板
  w3 ~2 N3 N! e* a　　早期通孔插装时代，某些高可靠度多层板为保证焊锡性与线路安全起见，特只将通孔与焊环留在板外，而将互连的线路藏入下一内层上。此种多出两层的板类将不印防焊绿漆，在外观上特别讲究，品检极为严格。目前由于布线密度增大，许多便携式电子产品 (如大哥大手机)，其电路板面只留下SMT焊垫或少许线路，而将互连的众多密线埋入内层，其层间也改采高难度的盲孔或"盖盲孔"(Pads On Hole)，做为互连以减少全通孔对接地与电压大铜面的破坏，此种SMT密装板也属唯垫板类。
9 F9 }+ }3 T& X0 m- p- R　　
! S- G. v9 T% d; r) s7 o6 j　　22、Polymer Thick Film (PTF) 厚膜糊
! `9 S8 w" a6 h　　指陶瓷基材厚膜电路板，所用以制造线路的贵金属印膏，或形成印刷式电阻膜之印膏而言，其制程有网版印刷及后续高温焚化。将有机载体烧走后，即出现牢固附着的线路系统，此种板类通称为混合电路板(Hybrid Circuits)。
$ G/ e2 {9 f& \0 {/ P5 ]: N% _　　
$ n) j+ k5 u0 V( g) b* ?　　23、Semi-Additive Process半加成制程
　　是指在绝缘的底材面上，以化学铜方式将所需的线路先直接生长出来，然后再改用电镀铜方式继续加厚，称为"半加成"的制程。若全部线路厚度都采用化学铜法时，则称为"全加成"制程。注意上述之定义是出自 1992.7. 发行之最新规范 IPC-T-50E，与原有的 IPC-T-50D(1988.11)在文字上已有所不同。早期之"D版"与业界一般说法，都是指在非导体的裸基材上，或在已有薄铜箔(Thin foil如 1/4 oz或 1/8 oz者)的基板上。先备妥负阻剂之影像转移，再以化学铜或电镀铜法将所需之线路予以加厚。新的50E并未提到薄铜皮的字眼，两说法之间的差距颇大，读者在观念上似乎也应跟着时代进步才是。
　　
　　24、Substractive Process减成法
　　是指将基板表面局部无用的铜箔减除掉，达成电路板的做法称为"减成法"，是多年来电路板的主流。与另一种在无铜的底材板上，直接加镀铜质导体线路的"加成法"恰好相反。
( a, P& `, `: J2 K　　
2 c- e8 l( U$ m# C+ k' N　　25、Thick Film Circuit厚膜电路
2 h3 m, V2 u/ V　　是以网版印刷方式将含有贵金属成份的"厚膜糊"(PTF PolymerThick Film Paste)，在陶瓷基材板上(如三氧化二铝)印出所需的线路后，再进行高温烧制(Firing)，使成为具有金属导体的线路系统，谓之"厚膜电路"。是属于小型"混成电路"板(Hybrid Circuit)的一种。单面PCB上的"银跳线"(Silver Paste Jumper)也属于厚膜印刷，但却不需高温烧制。在各式基材板表面所印着的线路，其厚度必须在 0.1 mm [4 mil]以上者才称为"厚膜"线路，有关此种"电路系统"的制作技术，则称为"厚膜技术"。
! b/ i9 m' w' g0 V/ @　　
) Q! [$ Q' V, y7 e! D+ O1 P　　26、Thin Film Technology薄膜技术
, S; s# n: X8 Z6 t　　指基材上所附着的导体及互联机路，凡其厚度在 0.1 mm [4 mil] 以下，可采真空蒸着法(Vacuum Evaporation)、热裂解涂装法 (Pyrolytic Coating)、阴极溅射法(Cathodic Sputtering)、化学蒸镀法 (Chemical Vapor Deposition)、电镀、阳极处理等所制作者，称之为"薄膜技术"。实用产品类有 Thin Film Hybrid Circuit及 Thin Film Integrated Circuit等。
7 v% ~8 s; [; h2 ]! t2 Y　　
7 B& r% i( Q/ r& b) @7 H! G　　27、Transfer Laminatied Circuit转压式线路
7 f6 }0 C1 o/ C; W5 G) _, w　　是一种新式的电路板生产法，系利用一种 93 mil厚已处理光滑的不锈钢板，先做负片干膜的图形转移，再进行线路的高速镀铜。经剥去干膜后，即可将有线路的不锈钢板表面，于高温中压合于半硬化的胶片上。再将不锈钢板拆离后，即可得到表面平坦线路埋入式的电路板了。其后续尚可钻孔及镀孔以得到层间的互连。CC-4 Copper complexer 4 ; 是美国PCK公司所开发在特殊无铜箔基板上的全加成法(详见电路板信息杂志第47期有专文介绍)ED Electro - Deposited Photoresist ; 电着光阻IVH Interstitial Via Hole; 局部层间导通孔(指埋通孔与盲通孔等)MLC Multilayer Ceramic;小板瓷质多层电路板PID Photoimagible Dielectric; 感光介质(指用于增层法所涂布的感光板材)PTF Polymer Thick Film; 聚合物厚膜电路片(指用厚膜糊印制之薄片电路板)SLC Surface Laminar Circuits ; 表面薄层线路系 IBM日本Yasu 实验室于1993年 6月发表的新技术，是在双面板材的外面以Curtain Coating式绿漆及电镀铜形成数层互连的线路，已无需再对板材钻孔及镀孔。 (电路板信息杂志第67期有专文介绍)
　　
" ]7 b! I( ~4 Y) E7 L+ K: W* w　　软板（FPC）相关术语解析
　　
6 ?7 F3 I3 f- h' O" L9 \- e　　1、Access Hole 露出孔(穿露孔，露底孔)
　　常指软板外表的保护层 Coverlay(须先冲切出的穿露孔)，用以贴合在软板线路表面做为防焊膜的用途。但却须刻意露出焊接所需要的孔环孔壁或方型焊垫，以便于零件的焊接。所谓"Access Hole"原文是指表层有了穿露孔，使外界能够"接近"表护层下面之板面焊点的意思。某些多层板也具有这种露出孔。
　　
　　2、Acrylic 压克力
　　是聚丙烯酸树脂的俗称，大部份的软板均使用其薄膜，当成接着之胶片用途。
　　
　　3、Adhesive 胶类或接着剂
1 Z0 ~* G9 G- {# l% W$ G5 _7 ~+ e  h　　能使两接口完成黏合的物质，如树脂或涂料等。
　　
　　4、Anchoring Spurs 着力爪
! p3 x1 D7 C# K0 A" `　　中板或单面板上，为使孔环焊垫在板面上有更强力的附着性质起见，可在其孔环外多余的空地上，再另行加附几只指爪，使孔环更为巩固，以减少自板面浮离的可能。如附图就是软板"表护层"下所隐约见到的着力爪示意图。
/ @. ^( E5 Z; U. M  v　　
& V- c- z5 a% \0 i* _* P0 s: f　　5、Bandability 弯曲性，弯曲能力
　　为动态软板(Dynamic Flex Board)板材之一种特性，例如计算机磁盘驱动器的打印头Print Heads)所接续之软板，其品质即应达到十亿次的 "弯曲性试验"。
　　
. U, ^! U6 E4 h! }　　6、Bonding Layer 结合层，接着层
　　常指多层板之胶片层，或 TAB 卷带，或软板之板材，其铜皮与聚亚醯胺(PI)基材间的接着剂层。
3 e2 H: W# \7 O6 X9 V& G: q　　
　　7、Coverlay/Cover Coat 表护层、保护层
% q9 @/ h. i1 Z! t& B　　软板的外层线路，其防焊不易采用硬板所用的绿漆，因在弯折时可能会出现脱落的情形。需改用一种软质的"压克力"层压合在板面上，既可当成防焊膜又可保护外层线路，及增强软板的抵抗力及耐用性，这种专用的"外膜"特称为表护层或保护层。
　　
　　8、Dynamic Flex(FPC)动态软板
　　指需做持续运动用途的软性电路板，如磁盘驱动器读写头中的软板即是。此外另有"静态软板"(Static FPC)，系指组装妥善后即不再有动作之软板类。
　　
& ]: r2 l. w2 k5 @　　9、Film Adhesive接着膜，黏合膜
# q& ^4 ^2 U; k/ i　　指干式薄片化的接着层，可含补强纤维布的胶片，或不含补强材只有接着剂物料的薄层，如FPC的接着层即是。
　　
　　10、Flexible Printed Circuit,FPC 软板
/ Y$ |$ k" C1 E6 v　　是一种特殊的电路板，在下游组装时可做三度空间的外形变化，其底材为可挠性的聚亚醯胺(PI)或聚酯类（PE）。这种软板也像硬板一样，可制作镀通孔或表面黏垫，以进行通孔插装或表面黏装。板面还可贴附软性具保护及防焊用途的表护层(Cover Layer)，或加印软性的防焊绿漆。
. p& @4 v8 s3 |( f: s　　
　　11、Flexural Failure 挠曲损坏
4 G2 L7 @; a8 D- ^6 Z　　由于反复不断的弯折挠曲动作，而造成材料（板材）的断裂或损坏，称为Flexural Failure。
　　
) u; \$ x, Y( \3 d　　12、Kapton 聚亚醯胺软材
　　此为杜邦公司产品的商名，是一种"聚亚醯胺"薄片状的绝缘软材，在贴附上压延铜箔或电镀铜箔后，即可做成软板(FPC)的基材。
- j) Q; ^9 r! K) O$ f: o# [" k　　
2 q/ n0 C& {, m1 N" H8 j　　13、Membrane Switch 薄膜开关
　　以利用透明的聚酯类(Mylar)薄膜做为载体，采网印法将银胶(Silver Pastes或称银浆)印上厚膜线路，再搭配挖空垫片，与凸出的面板或 PCB 结合，成为"触控式"的开关或键盘。此种小型的"按键"器件，常用于手执型计算器、电子字典，以及一些家电遥控器等，均称为"薄膜开关"。
　　
　　14、Polyester Films聚酯类薄片
' U! q5 ]( M( a# w　　简称PET薄片，最常见的是杜邦公司的商品Mylar Films，是一种耐电性良好的材料。电路板工业中其成像干膜表面的透明保护层，与软板(FPC)表面防焊的Coverlay都是PET薄膜，且其本身亦可以当成银膏印刷薄膜线路(Membrane Circuit)的底材，其它在电子工业中也可当成电缆、变压器、线圈的绝缘层或多枚IC的管状存于器等用途。
$ p$ H  {1 ]& W- l' o　　
　　15、Polyimide (PI)聚亚醯胺
　　是一种由Bismaleimide与Aromatic diamine所共同聚合而成的优良树脂，最早是由法国"Rhone-Poulenc"公司所推出的粉状树脂商品Kerimid 601而著称。杜邦公司将之做成片材，称为Kapton。此种PI板材之耐热性及抗电性都非常优越，是软板(FPC)及卷带自动结合(TAB)的重要原料，也是高级军用硬板及超级计算机主机板的重要板材，此材料大陆之译名是"聚醯并胺"。
　　
　　16、Reel to Reel卷轮(盘)连动式操作
4 p1 P; \+ {3 R# t+ U1 A. r　　某些电子零件组件，可采卷轮(盘)收放式的制程进行生产，如 TAB、IC的金属脚架 (Lead Frame)、某些软板(FPC)等，可利用卷带收放之方便，完成其联机自动作业，以节省单件式作业之时间及人工的成本。
# d5 J9 C- w. g) H7 h　　
7 O; p5 F" j! E8 T: [/ O% E　　17、Release Agent Release Sheets脱模剂，离型膜
, M* w6 N2 G2 b/ K0 @) {　　一般模造塑料制品，须在模子壁内涂抹一层脱模剂，以方便成型后之脱模。电路板工业早期多层板之压合制程，尚未用到铜箔直接叠合，而只采用单面或双面薄基板之成品，进行所谓的"再压合"(Relamination)工作。在此之前需于钢板与铜面之间，多垫一张碳氟树脂的"离型膜"以预防树脂沾污到钢板上，如杜邦的商品Tedlar即是。亦称为 Release Film。 如今多层板的层压制程，绝大多数已直接采用铜箔与胶片，以代替早期的单面薄基板，不但成本降低而且多层板的"结合"(Bonding)品质也更好。只要将铜箔刻意剪裁大一些，即可防止溢胶，因而价格不菲的Tedlar也可省掉了。
6 N4 M2 }; E7 @) D- f6 Q" `　　
2 Y% M$ ^8 Z& I2 Y  w　　18、Rigid-Flex Printed Board硬软合板
$ N; U6 F- K" |# U) {" c+ W# Z- h( O　　是一种硬板与软板组合而成的电路板，硬质部份可组装零件，软板部份则可弯折连通，以减少接头的麻烦与密集组装的体积，并可增加互连的可靠度。美式用语简称为Rigid-Flex，英国人却叫做Flex-Rigid。
　　
　　19、Steel Rule Die(钢)刀模
　　是软板制程中切外形用的"刀模"，其做法是将薄钢刀片，按板子外形嵌入厚木板中做成为切模，再垫以软橡皮组合的另一片垫板，以冲压方式切出软板的外形，其作业方式与一般纸器工业所用的刀模切外形者相似。
3 A9 o2 m6 z* }9 f- l9 y* x　　
　　20、Stiffener补强条，补强板
/ P4 k5 c7 {3 _( K. v! g　　某些软板在其零件组装处，需另加贴一片补强用的绝缘板材，称为Stiffener。但此种做法与"软硬合板"不同，所谓 Regid-Flex 其硬板部份也有线路及通孔的分布。而Stiffener则无任何电性功能，只做为补强用途而已。
! P, C6 [, c9 m( m  V　　
　　21、Wrought foil锻碾金属箔
5 L& D2 b! A: ^; g8 L" j2 c　　将铸造的金属锭块，经多次加温辊碾(Rolling)而成的薄片，称之Wrought Foil。一般动态软板(Dynamic FPC)所用的压延铜皮就是此类产品。不过业界较少使用此词，反而多称为 R.A.Foil (Rolled Annealed Foil)。FPC Flexible Printed Circutits ; 软性电路板 (软板)(大陆术语称为"挠性印制板")PI Ployimide; 聚亚醯胺是一种Tg高达 260℃的优良高功能树脂，可用以制造高价位的特殊板材，大陆术语称为"聚醯并胺"。
　　
　　BGA、TAB、零件、封装及Bonding制程
  f/ Y* W8 f" b! u; U2 v0 }　　
　　1、Active parts(Devices) 主动零件
　　指半导体类之各种主动性集成电路器或晶体管，相对另有 Passive﹣Parts被动零件，如电阻器、电容器等。
8 ^* y& i. Y; d+ m　　
　　2、Array 排列，数组
1 B" q: j: A7 i/ s% y　　系指通孔的孔位，或表面黏装的焊垫，以方格交点式着落在板面上(即矩阵式)的数组情形。常见"针脚格点式排列"的插装零件称为 PGA(Pin Grid Array)，另一种"球脚格点矩阵式排列"的贴装零件，则称为 BGA(Ball Grid Array)。
　　
- w6 r0 g2 @$ p/ ^+ w3 x　　3、ASIC 特定用途的集成电路器
　　Application-Specific Integrated Circuit，如电视、音响、录放机、摄影机等各种专用型订做的 IC 即是。
　　
　　4、Axial-lead 轴心引脚
　　指传统圆柱式电阻器或电容器，均自两端中心有接脚引出，用以插装在板子通孔中，以完成其整体功能。
# ?/ j7 r, X& o+ |　　
　　5、Ball Grid Array 球脚数组(封装)
　　是一种大型组件的引脚封装方式，与 QFP的四面引脚相似，都是利用SMT锡膏焊接与电路板相连。其不同处是罗列在四周的"一度空间"单排式引脚，如鸥翼形伸脚、平伸脚、或缩回腹底的J型脚等；改变成腹底全面数组或局部数组，采行二度空间面积性的焊锡球脚分布，做为芯片封装体对电路板的焊接互连工具。BGA是 1986年Motorola公司所开发的封装法，先期是以 BT有机板材制做成双面载板(Substrate)，代替传统的金属脚架(Lead Frame)对 IC进行封装。BGA最大的好处是脚距 (Lead Pitch)比起 QFP要宽松很多，目前许多QFP的脚距已紧缩到 12.5mil 甚至 9.8mil 之密距 (如 P5 笔记型计算机所用 Daughter Card 上 320 脚 CPU 的焊垫即是，其裸铜垫面上的焊料现采 Super Solder法施工)，使得PCB的制做与下游组装都非常困难。但同功能的CPU若改成腹底全面方阵列脚的BGA方式时，其脚距可放松到 50 或60mil，大大舒缓了上下游的技术困难。目前BGA约可分五类，即：(1)塑料载板(BT)的 P-BGA(有双面及多层)，此类国内已开始量产。(2)陶瓷载板的C-BGA(3)以TAB方式封装的 T-BGA(4)只比原芯片稍大一些的超小型m-BGA(5)其它特殊 BGA ，如 Kyocera 公司的 D-Bga (Dimpled) ,olin的M-BGA及 Prolinx公司的V-BGA等。后者特别值得一提，因其产品首先在国内生产，且十分困难。做法是以银膏做为层间互连的导电物料，采增层法(Build Up)制做的 V-BGA (Viper) ，此载板中因有两层厚达10mil以上的铜片充任散热层，故可做为高功率(5～6W)大型IC的封装用途。
1 A4 W% r1 f/ N5 J　　
: K& X# l5 ?/ E$ R% y9 b$ F; K7 Q" a　　6、Bare Chip Assembly 裸体芯片组装
5 D& J6 r6 Y+ V' p　　从已完工的晶圆(Water)上切下的芯片，不按传统之 IC 先行封装成体，而将芯片直接组装在电路板上，谓之 Bare Chip Assembly。早期的 COB (Chip on Board)做法就是裸体芯片的具体使用，不过 COB 是采芯片的背面黏贴在板子上，再行打线及胶封。而新一代的 Bare Chip 却连打线也省掉，是以芯片正面的各电极点，直接反扣熔焊在板面各配合点上，称为 Flip Chip 法。或以芯片的凸块扣接在 TAB 的内脚上，再以其外脚连接在 PCB 上。此二种新式组装法皆称为 "裸体芯片" 组装，可节省整体成本约 30% 左右。
　　
　　7、Beam Lead 光芒式的平行密集引脚
* I, Z% p6 O4 Z% z　　是指"卷带自动结合"(TAB)式的载体引脚，可将裸体芯片直接焊接在TAB的内脚上，并再利用其外脚焊接在电路板上，这种做为芯片载体的梁式平行密集排列引脚，称为 Beam Lead。
　　
* K; x0 T" M- C: [$ S' O　　8、Bonding Wire 结合线
　　指从 IC 内藏的芯片与引脚整间完成电性结合的金属细线而言，常用者有金线及铝线，直径在 1-2mil之间。
　　
+ N; \' |; g7 c3 w$ [2 U, R　　9、Bump 突块
　　指各种突起的小块，如杜邦公司一种 SSD 制程(Selective Solder Deposit)中的各种 Solder Bump 法，即"突块"的一种用途(详见电路板信息杂志第 48 期P.72)。又，TAB 之组装制程中，芯片(Chip)上线路面的四周外围，亦做有许多小型的焊锡或黄金"突块"(面积约 1μ2 )，可用以反扣覆接在 TAB 的对应内脚上，以完成"晶粒"(Chip)与"载板"(PCB)各焊垫的互连。此"突块"之角色至为重要，此制程目前国内尚未推广。
　　
$ v8 P8 n- R; Q　　10、Bumping Process凸块制程
　　指在线路完工的晶圆表面，再制做上微小的焊锡凸块(或黄金凸块)，以方便下游进行 TAB与Flip Chip等封装与组装制程。这种尺寸在1mm左右的微小凸块，其制作技术非常困难，国内至今尚未投入生产。
! W/ g! f/ F% ^& l' g: {1 H　　
　　11、C4 Chip Joint，C4芯片焊接
　　利用锡铅之共融合金(63/37) 做成可高温软塌的凸球，并定构于芯片背面或线路正面，对下游电路板进行"直接安装"(DCA)，谓之芯片焊接。C4为IBM公司二十多年前所开故的制程，原指"对芯片进行可控制软塌的芯片焊接"(Controlled Collapsed Chip Connection)，现又广用于 P-BGA对主机板上的组装焊接，是芯片连接以外的另一领域塌焊法。
　　
　　12、Capacitance 电容
　　当两导体间有电位差存在时，其介质之中会集蓄电能量，些时将会有"电容"出现。其数学表达方式C＝Q／V，即电容(法拉)＝电量(库伦)／电压(伏特)。若两导体为平行之平板(面积 A)，而相距 d，且该物质之介质常数(Dielectric Constant)为ε时，则C＝εA／d。故知当A、d不变时，介质常数愈低，则其间所出现的电容也将愈小。
　　
$ R8 s! r& l1 S: v. O　　13、Castallation堡型集成电路器
( T( r, N8 P9 I. b) G! a　　是一种无引脚大型芯片(VLSI)的瓷质封装体，可利用其各垛口中的金属垫与对应板面上的焊垫进行焊接。此种堡型 IC 较少用于一般性商用电子产品，只有在大型计算机或军用产品上才有用途。
8 V9 p% O( D" O: _　　
6 t# P% f/ k+ l" i6 Z　　14、Chip Interconnection芯片互连
3 v( [' c5 @  M: ^4 x% {- ~　　指半导体集成电路(IC)内心脏部份之芯片(Chip)，在进行封装成为完整零件前之互连作业。传统芯片互连法，是在其各电极点与引脚之间采打线方式 (Wire Bonding) 进行；后有"卷带自动结合"(TAB)法；以及最先进困难的"覆晶法" (Flip Chip)。后者是近乎裸晶大小的封装法(CSP)，精密度非常高。
　　
　　15、Chip on Board 芯片黏着板
. \: M: M# ~. P5 i: ^* G　　是将集成电路之芯片，以含银的环氧树脂胶，直接贴合黏着在电路板上，并经由引脚之"打线"(Wire Bonding)后，再加以适当抗垂流性的环氧树脂或硅烷(Silicone)树脂，将 COB 区予以密封，如此可省掉集成电路的封装成本。一些消费级的电子表笔或电子表，以及各种定时器等，皆可利用此方式制造。该次微米级的超细线路是来自铝膜真空蒸着(Vacuum Deposit)，精密光阻，及精密电浆蚀刻(Plasma Etching)法所制得的晶圆。再将晶圆切割而得单独芯片后，并续使晶粒在定架中心完成焊装(Die Bond)后，再经接脚打线、封装、弯脚成型即可得到常见的 IC。其中四面接脚的大型 IC(VLSI)又称"Chip Carrier芯片载体"，而新式的 TAB 也是一种无需先行封装的"芯片载体"。又自 SMT 盛行以来，原应插装的电阻器及电容器等，为节省板面组装空间及方便自动化起见，已将其卧式轴心引脚的封装法，更改而为小型片状体，故亦称为片状电阻器 Chip Resistor ，或片状电容器 Chip Capacitor等。又，Chips是指钻针上钻尖部份之第一面切削刃口之崩坏，谓之Chips。
　　
　　16、Chip On Glass晶玻接装(COG) (芯片对玻璃电路板的直接安装)
　　液晶显像器 (LCD) 玻璃电路中，其各ITO(Indium Tin Oxide)电极，须与电路板上的多种驱动 IC互连，才能发挥显像的功能。目前各类大型IC仍广采QFP封装方式，故须先将 QFP安装在PCB上，然后再用导电胶(如Ag/Pd膏、Ag膏、单向导电胶等) 与玻璃电路板互连结合。新开故的做法是把驱动用大型IC (Driver LSI)的Chip，直接用"覆晶"方式扣装在玻璃板的ITO电极点上，称为 COG法，是一很先进的组装技术。类似的说法尚有COF(Chip on Film)等。Conformal Coating 贴护层，护形完成零件装配的板子， 为使整片板子外形受到仔细的保护起见，再以绝缘性的涂料予以封护涂装，使有更好的信赖性。一般军用或较高层次的装配板，才会用到这种外形贴护层。
　　
　　17、Chip 晶粒、芯片、片状
　　各种集成电路(IC)封装体的心脏位置处，皆装有线路密集的晶粒(Dies)或芯片(Chip)，此种小型的"线路片"，是从多片集合的晶圆(Wafer)上所切割而来。
3 p3 l- K* }- e" A  }6 ]; F1 B　　
; [! D; @. u( N) x! o7 \, I* f# T　　18、Daisy Chained Design菊瓣环设计
, G+ ~+ z9 F) e  Z  b! l/ {　　指由四周"矩垫"紧密排列所组成之方环状设计，如同菊瓣依序罗列而成的花环。常见者如芯片外围之电极垫，或板面各式QFP之焊垫均是。
　　
) T! P# @0 f( ^0 t0 }, @　　19、Device 电子组件
! k$ }4 O2 w- I2 G& _% _: K　　是指在一独立个体上，可执行独立运作的功能，且非经破坏无法再进一步区分其用途的基本电子零件。
　　
  q' h. `3 W: p1 ~, l$ V　　20、Dicing芯片分割
　　指将半导体晶圆(Wafer)，以钻石刀逐一切割成电路体系完整的芯片 (Chip)或晶粒(Die)单位，其分割之过程称为Dicing。
　　
5 b. |+ w! C( Z　　21、Die Attach晶粒安装
6 T. L+ }. m0 \9 g8 d3 b6 ]9 ?　　将完成测试与切割后的良好晶粒，以各种方法安装在向外互连的引线架体系上(如传统的Lead Frame或新型的 BGA载板)，称为"安晶"。然后再自晶粒各输出点 (Output)与脚架引线间打线互连，或直接以凸块(Bump)进行覆晶法 (Flip Chip)结合，完成 IC的封装。上述之"晶粒安装"，早期是以芯片背面的镀金层配合脚架上的镀金层，采高温结合(T. C. Bond)或超音波结合 (U. C. Bond)下完成结合，故称为 Die Bond。但目前为了节省镀金与因应板面"直接晶粒安装"(DCA或COB)之新制程起见，已改用含银导热胶之接着，代替镀金层熔接，故改称为"Die Attach"。
　　
　　22、Die Bonding 晶粒接着
　　Die 亦指集成电路之心脏部份,系自晶圆(Wafer)上所切下一小片有线路的"晶粒"，以其背面的金层，与定架(Lead Frame)中央的镀金面，做瞬间高温之机械压迫式熔接(Thermo Compression Bonding,T.C.Bonding)。或以环氧树脂之接着方式予以固定，称为 Die Bond，完成 IC 内部线路封装的第一步。
　　
4 {9 }$ T0 q- S9 I& ?3 d) R. H- ]　　23、Diode 二极管
1 V: o; ?0 x/ q　　为半导体组件"晶体管"(Transistor)之一种，有两端点接在一母体上，当所施加电压的极性大小不同时，亦将展现不同导体性质。另一种"发光二极管"可代替仪表板上各种颜色的发光点，比一般灯泡省电又耐用。目前二极管已多半改成 SMT 形式，图中所示者即为 SOT-23 之解剖图。
　　
　　24、DIP(Dual Inline Package)双排脚封装体
　　指具有双排对称接脚的零件，可在电路板的双排对称脚孔中进行插焊。此种外形的零件以早期的各式 IC 居多，而部份"网状电阻器"亦采用之。
　　
　　25、Discrete Component 散装零件
5 ~* C, L9 Z8 ?$ G　　指一般小型被动式的电阻器或电容器，有别于主动零件功能集中的集成电路。
- L; `0 N8 U2 H, B　　
　　26、Encapsulating 囊封、胶囊
　　为了防水或防止空气影响，对某些物品加以封包而与外界隔绝之谓。
　　
" Z8 j2 A8 W! g5 [/ r　　27、End Cap 封头
　　指 SMD 一些小型片状电阻器或片状电容器，其两端可做为导电及焊接的金属部份，称为End Cap。
& ^) i: F3 V0 W8 R1 G5 ?　　
' d3 h( d+ v0 _: v7 |　　28、Flat Pack 扁平封装（之零件）
　　指薄形零件，如小型特殊的 IC 类，其两侧有引脚平行伸出，可平贴焊接在板面，使组装品的体积或厚度得以大幅降低，多用于军品，是SMT的先河。
　　
% J  }3 ^& l9 f1 S& R　　29、Flip Chip覆晶，扣晶
3 y* D" H' R1 ]7 F% o  g  c　　芯片在板面上的反扣直接结合，早期称为 Facedown Bonding，是以凸出式金属接点(如Gold Bump或 Solder Bump)做连接工具。此种凸起状接点可安置在芯片上，或承接的板面上，再用 C4焊接法完成互连。是一种芯片在板面直接封装兼组装之技术 (DCA或COB)。
# w9 X& i) V/ H& F　　
# d; W+ [5 U6 ?. f8 }　　30、Four Point Twisting四点扭曲法
　　本法是针对一些黏焊在板面上的大型QFP，欲了解其各焊点强度如何的一种外力试验法。即在板子的两对角处设置支撑点，而于其它两对角处施加压力，强迫板子扭曲变形，并从其变形量与压力大小关系上，观察各焊点的强度。
2 P  ~1 E3 A+ u2 _　　
5 q( S" @/ N8 h$ s% \　　31、Gallium Arsenide(GaAs) 砷化镓　
5 o1 k) }! c) k& b5 ?　　是常见半导体线路的一种基板材料，其化学符号为GaAs，可用以制造高速IC组件，其速度要比以硅为芯片基材者更快。
　　
　　32、Gate Array闸极数组，闸列
5 V8 q8 S# ]6 g% B　　是半导体产品的基本要素，指控制讯号入口之电极，习惯上称之为"闸"。
- r. p3 M, {, v4 L　　
3 x  N$ G) z" u7 B# `: G( w　　33、Glob Top圆顶封装体
: R; H: G( ]* r" j; \　　指芯片直接安装于板面(Chip-On-Board)的一种圆弧外形胶封体(Encapsulant) 或其施工法而言。所用的封胶剂有环氧树脂、硅树脂(Silicone，又称聚硅酮) 或其等混合胶类。
　　
　　34、Gull Wing Tead 鸥翼引脚
　　此种小型向外伸出的双排脚，是专为表面黏装 SOIC 封装之用，系 1971 年由荷兰 Philips 公司所首先开发。此种本体与引脚结合的外形，很像海鸥展翅的样子，故名"鸥翼脚"。其外形尺寸目前在 JEDEC 的 MS-012 及 -013 规范下，已经完成标准化。
8 c1 B- U* \' ~) l) ?9 B) [2 n　　
9 w# w/ n7 @2 x- b: S9 u! O　　35、Integrated Circuit(IC) 集成电路器
; \, n8 W% I+ V2 o8 x2 k　　在多层次的同一薄片基材上(硅材)，布置许多微小的电子组件(如电阻、电容、半导体、二极管、晶体管等)，以及各种微小的互连(Interconnection)导体线路等，所集合而成的综合性主动零件，简称为 I.C.。
　　
  b9 b5 H2 {0 C; K' G, h1 M% g　　36、J-Lead J 型接脚
; c9 I! o# ?' z# M( k　　是 PLCC(Plastic Leaded Chip Carrier)"塑料晶(芯)片载体"(即 VLSI) 的标准接脚方式，由于这种双面接脚或四面脚接之中大型表面黏装组件，具有相当节省板子的面积及焊后容易清洗的优点，且未焊装前各引脚强度也甚良好不易变形，比另一种鸥翼接脚(Gull Wing Lead)法更容易维持"共面性"(Coplanarity)，已成为高脚数SMD 在封装(Packaging)及组装(Assembly)上的最佳方式。
　　
　　37、Lead 引脚，接脚
5 Y% Z" s0 S' r) u# v$ O3 ?4 B9 K! F　　电子组件欲在电路板上生根组装时，必须具有各式引脚而用以完成焊接与互连的工作。早期的引脚多采插孔焊接式，近年来由于组装密度的增加，而渐改成表面黏装式 (SMD)的贴焊引脚。且亦有"无引脚"却以零件封装体上特定的焊点，进行表面黏焊者，是为 Leadless 零件。
' t  ?9 x% K' C  C) m, z0 Y　　
　　38、Known Good Die (KGD)已知之良好芯片
　　IC之芯片可称为Chip或Die，完工的晶圆 (Wafer)上有许多芯片存在，其等品质有好有坏，继续经过寿命试验后 (Burn-in Test亦称老化试验)，其已知电性良好的芯片称为 KGD。不过KGD的定义相当分歧，即使同一公司对不同产品或同一产品又有不同客户时，其定义也都难以一致。一种代表性说法是：「某种芯片经老化与电测后而有良好的电性品质，续经封装与组装之量产一年以上，仍能维持其良率在99. 5％以上者，这种芯片方可称KGD」。
" e" G& {" ~! M0 K- z4 D　　
! I: u. j8 c' o6 N0 c" I/ `　　39、Lead Frame 脚架
　　各种有密封主体及多只引脚的电子组件，如集成电路器(IC)，网状电阻器或简单的二极管三极体等，其主体与各引脚在封装前所暂时固定的金属架，称成 Lead Frame。此词亦被称为定架或脚架。其封装过程是将中心部份的芯片(Die，或 Chip 芯片)，以其背面的金层或银层，利用高温熔接法与脚架中心的镀金层加以固定,称为 Die Bond。再另金线或铝线从已牢固的芯片与各引脚之间予以打线连通，称为 Lead Bond。然后再将整个主体以塑料或陶瓷予以封牢，并剪去脚架外框，及进一步弯脚成形，即可得到所需的组件。故知"脚架"在电子封装工业中占很重要的地位。其合金材料常用者有 Kovar、Alloy 42 以及磷青铜等，其成形的方式有模具冲切法及化学蚀刻法等。
% I2 e% ?& l# t( _8 r. y1 Q& _, i　　
7 r' J7 }2 @% W　　40、Lead Pitch脚距
9 s( Q0 V/ ?; J9 H　　指零件各种引脚中心线间的距离。早期插孔装均为 100mil的标准脚距，现密集组装SMT的QFP脚距，由起初的 50mil一再紧缩，经 25mil、 20mil、16mil、12. 5mil至9.8mil等。一般认为脚距在 25mil (0.653mm)以下者即称为密距(Fine Pitch)。
　　
5 y, F4 l; _) x" [1 e* G  X　　41、Multi-Chip-Module (MCM) 多芯片(芯片)模块
　　这是从 90 年才开始发展的另一种微电子产品，类似目前小型电路板的IC卡或Smart卡等。不过 MCM所不同者，是把各种尚未封装成体的IC，以"裸体芯片"(Bare Chips)方式，直接用传统"Die Bond"或新式的 Flip Chip 或TAB 之方式，组装在电路板上。如同早期在板子上直接装一枚芯片的电子表笔那样，还需打线及封胶，称为COB(Chip On Bond)做法。但如今的 MCM 却复杂了许多，不仅在多层板上装有多枚芯片，且直接以"凸块"结合而不再"打线"。是一种高层次 (High End) 的微电子组装。MCM的定义是仅在小板面上，进行裸体芯片无需打线的直接组装，其芯片所占全板面积在 70％以上。这种典型的MCM共有三种型式即 (目前看来以D型最具潜力)： MCM-L：系仍采用PCB各种材质的基板(Laminates)，其制造设傋及方法也与PCB完全相同，只是较为轻薄短小而已。目前国内能做IC卡，线宽在5mil孔径到 10 mil 者，将可生产此类 MCM 。但因需打芯片及打线或反扣焊接的关系，致使其镀金"凸块"(Bump)的纯度须达99.99％，且面积更小到1微米见方，此点则比较困难。MCM-C：基材已改用混成电路(Hybrid)的陶瓷板(Ceramic)，是一种瓷质的多层板(MLC)，其线路与Hybrid类似，皆用厚膜印刷法的金膏或钯膏银膏等做成线路，芯片的组装也采用反扣覆晶法。MCM-D：其线路层及介质层的多层结构，是采用蒸着方式(Deposited)的薄膜法，或Green Tape的线路转移法，将导体及介质逐次迭层在瓷质或高分子质的底材上，而成为多层板的组合，此种 MCM-D 为三种中之最精密者。
　　
6 {5 P' @$ C* }　　42、OLB(Outer Lead Bond)外引脚结合
. n3 S! [; @) v　　是"卷带自动结合"TAB(Tape Automatic Bonding)技术中的一个制程站是指TAB 组合体外围四面向外的引脚，可分别与电路板上所对应的焊垫进行焊接，称为"外引脚结合"。这种TAB组合体亦另有四面向内的引脚，是做为向内连接集成电路芯片(Chip 或称芯片)用的，称为内引脚接合(ILB)，事实上内脚与外脚本来就是一体。故知TAB技术，简单的说就是把四面密集的内外接脚当成"桥梁"，而以OLB 方式把复杂的IC芯片半成品，直接结合在电路板上，省去传统IC事先封装的麻烦。
　　
　　43、Packaging封装，构装
　　此词简单的说是指各种电子零件，完成其"密封"及"成型"的系列制程而言。但若扩大延伸其意义时，那幺直到大型计算机的完工上市前，凡各种制造工作都可称之为"Interconnceted Packaging互连构装"。若将电子王国分成许多层次的阶级制度时(Hierarchy)，则电子组装或构装的各种等级，按规模从小到大将有：Chip(芯片、芯片制造)，Chip Carrier(集成电路器之单独成品封装)，Card(小型电路板之组装)，及Board(正规电路板之组装)等四级，再加"系统构装"则共有五级。
       44、Passive Device(Component)被动组件（零件）
　　是指一些电阻器(Resistor)、电容器(Capacitor)，或电感器(Incuctor)等零件。当其等被施加电子讯号时，仍一本初衷而不改变其基本特性者，谓之"被动零件"；相对的另有主动零件(Active Device)，如晶体管(Tranistors)、二极管(Diodes)或电子管(Electron Tube)等。
- O" A' R, M2 i% E9 {　　
　　45、Photomask光罩
　　这是微电子工业所用的术语，是指半导体晶圆(Wafer)在感光成像时所用的玻璃底片，其暗区之遮光剂可能是一般底片的乳胶，也可能是极薄的金属膜(如铬)。此种光罩可用在涂有光阻剂的"硅晶圆片"面上进行成像，其做法与PCB很相似，只是线路宽度更缩细至微米(1～2μm)级，甚至次微米级(0.5μm)的精度，比电路板上最细的线还要小100倍。(1 mil＝25.4μm)。
* W, V" x0 X( V4 T% a　　
5 P7 V* l4 o# `9 `6 m7 S　　46、Pin Grid Array(PGA)矩阵式针脚封装
9 Y. P* P1 ^$ `) q, n. @' n! l　　是指一种复杂的封装体，其反面是采矩阵式格点之针状直立接脚，能分别插装在电路板之通孔中。正面则有中间下陷之多层式芯片封装互连区，比起"双排插脚封装体"(DIP)更能布置较多的I/O Pins。附图即为其示意及实物图。
　　
# b" `" B% `. L2 @, G* D　　47、Popcorn Effect爆米花效应
5 J5 F6 n1 ~8 _9 `　　原指以塑料外体所封装的IC，因其芯片安装所用的银膏会吸水，一旦未加防范而径行封牢塑体后，在下游组装焊接遭遇高温时，其水分将因汽化压力而造成封体的爆裂，同时还会发出有如爆米花般的声响，故而得名。近来十分盛行P-BGA的封装组件，不但其中银胶会吸水，且连载板之BT基材也会吸水，管理不良时也常出现爆米花现象。
+ K6 c& M7 N& U1 ~& K　　
, `; X8 Q+ C% U5 l  Z* @+ y7 G  e' o　　48、Potting铸封，模封
　　指将容易变形受损，或必须隔绝的各种电子组装体，先置于特定的模具或凹穴中，以液态的树脂加以浇注灌满，待硬化后即可将线路组体固封在内，并可将其中空隙皆予以填满，以做为隔绝性的保护，如TAB电路、集成电路，或其它电路组件等之封装，即可采用Potting法。Potting与Encapsulating很类似，但前者更强调固封之内部不可出现空洞(Voids)的缺陷。
　　
: W$ ~" m9 y* w' t* a7 j　　49、Power Supply电源供应器
　　指可将电功供应给另一单元的装置，如变压器(Transfomer)、整流器(Rectifier)、滤波器(Filter)等皆属之，能将交流电变成直流电，或在某一极限内，维持其输入电压的恒定等装置。
　　
　　50、Preform预制品
( c' U! A2 n  B) G8 }6 Q$ m  i　　常指各种封装原料或焊接金属等，为方便施工起见，特将其原料先做成某种容易操控掌握的形状，如将热熔胶先做成小片或小块，以方便称取重量进行熔化调配。或将瓷质IC 熔封用的玻璃，先做成小珠状， 或将焊锡先做成小球小珠状，以利调成锡膏(Solder Paste)等，皆称为Preform。
6 n; x! _  I/ G) R& P  h　　
　　51、 Purple Plague紫疫
! C7 Y5 }6 \  I# Y' _　　当金与铝彼此长久紧密的接触，并曝露于湿气以及高温(350℃以上)之环境中时，其接口间生成的一种紫色的共化物谓之Purple Plague。此种"紫疫"具有脆性，会使金与铝之间的"接合"出现崩坏的情形，且此现象当其附近有硅(Silicone)存在时，更容易生成"三元性"(Ternary)的共化物而加速恶化。因而当金层必须与铝层密切接触时，其间即应另加一种"屏障层"(Barrier)，以阻止共化物的生成。故在TAB上游的"凸块"(Bumping)制程中，其芯片(Chip)表面的各铝垫上，必须要先蒸着一层或两层的钛、钨、铬、镍等做为屏障层，以保障其凸块的固着力。(详见电路板信息杂志第66期P.55)。
　　
　　52、Quad Flat Pack(QFP)方扁形封装体
" i' f+ k% @, Y5 s5 g　　是指具有方型之本体，又有四面接脚之"大规模集成电路器"(VLSI)的一般性通称。此类用于表面黏装之大型IC，其引脚型态可分成J型脚(也可用于两面伸脚的SOIC，较易保持各引脚之共面性Coplanarity)、鸥翼脚(Gull Wing)、平伸脚以及堡型无接脚等方式。平常口语或文字表达时，皆以QFP为简称，亦有口语称为Quad Pack。大陆业界称之为"大型积成块"。
& e! T/ P( r, r  }/ n9 A, x, f! G　　
　　53、Radial Lead放射状引脚
　　指零件的引脚是从本体侧面散射而出，如各种DIP或QFP等，与自零件两端点伸出的轴心引脚(Axial lead)不同。
　　
　　54、Relay继电器
　　是一种如同活动接点的特殊控制组件，当通过之电流超过某一"定值"时，该接点会断开(或接通)，而让电流出现"中断及续通"的动作，以刻意影响同一电路或其它电路中组件之工作。按其制造之原理与结构，而制作成电磁圈、半导体、压力式、双金属之感热、感光式及簧片开关等各种方式的继电器，是电机工程中的重要组件。
　　
+ D  B$ N9 Z+ z6 A: w　　55、Semi-Conductor半导体
: {$ g. v' w$ V* L　　指固态物质(例如Silicon)，其电阻系数(Resistivity)是介乎导体与电阻体之间者，称为半导体。
4 k. _- E7 |; {% Y; ~　　
1 C3 D8 R; M$ R% j8 T; g　　56、Separable Component Part可分离式零件
　　指在主要机体上的零件或附件，其等与主体之间没有化学结合力存在，且亦未另加保护皮膜、焊接或密封材料(Potting Compound)等补强措施；使得随时可以拆离，称为"可分离式零件"。
$ f, F6 p6 e# a* M3 l* J* p4 R. h2 z, h　　
/ C2 z  I% m$ v( ~5 j　　57、Silicon硅
* @' k# M" |* F% D! }　　是一种黑色晶体状的非金属原素，原子序14，原子量28，约占地表物质总重量比的25％，其氧化物之二氧化硅即砂土主要成份。纯硅之商业化制程，系将 SiO2 经由复杂程序的多次还原反应，而得到99.97％的纯硅晶体，切成薄片后可用于半导体"晶圆"的制造，是近代电子工业中最重要的材料。
　　
　　58、Single-In-line Package(SIP)单边插脚封装体
' K" ]- V1 x" a) p! W, L" D　　是一种只有一直排针柱状插脚，或金属线式插脚的零件封装体，谓之SIP
: M% H2 u( G8 ], c4 C8 p/ Q* |　　
# @2 Y, V9 j" z' s4 E0 l　　59、Solder Bump焊锡凸块
　　芯片(Chip)可直接在电路板面上进行反扣焊接(Filp Chip on Board)，以完成芯片与电路板的组装互连。这种反扣式的COB覆晶法，可以省掉芯片许多先行封装 (Package) 的制程及成本。但其与板面之各接点，除PCB需先备妥对应之焊接基地外，芯片本身之外围各对应点，也须先做上各种圆形或方形的微型"焊锡凸块"，当其凸块只安置在"芯片"四周外围时称为FCOB，若芯片全表面各处都有凸块皆布时，则其覆晶反扣焊法特称为"Controlled Collapsed Chip Connection"简称C4法。
! O$ k0 ]2 d3 }$ G　　
　　60、Solder Colum Package锡柱脚封装法
0 m& R$ Y# W# ]　　是IBM公司所开发的制程。系陶瓷封装体 C-BGA以其高柱型锡脚在电路板上进行焊接组装之方法。此种焊锡柱脚之锡铅比为90／10，高度约150mil，可在柱基加印锡膏完成熔焊。此锡柱居于PCB与 C-BGA之间，有分散应力及散热的功效，对大型陶瓷零件 (边长达35mm～64mm)十分有利。
　　
  i6 Z$ A, _+ v; j' f# b　　61、Spinning Coating自转涂布
6 `& _! Z5 A0 o" r% h1 p3 c　　半导体晶圆(Wafer)面上光阻剂之涂布，多采自转式涂布法。系将晶圆装设在自转盘上，以感光乳胶液小心浇在圆面中心，然后利用离心力 (Centrifugal Force)与附着力两者较劲后的平衡，而在圆面上留下一层均匀光阻皮膜的涂布法称之。此法亦可用于其它场合的涂布施工。
6 o1 B) k. C: U# l1 H4 Y　　
　　62、Tape Automated Bonding (TAB)卷带自动结合
/ v/ J# V" {) C- c& A, t+ b　　是一种将多接脚大规模集成电路器(IC)的芯片(Chip)，不再先进行传统封装成为完整的个体，而改用TAB载体，直接将未封芯片黏装在板面上。即采"聚亚醯胺"(Polyimide)之软质卷带，及所附铜箔蚀成的内外引脚当成载体，让大型芯片先结合在"内引脚"上。经自动测试后再以"外引脚"对电路板面进行结合而完成组装。这种将封装及组装合而为一的新式构装法，即称为TAB法。此 TAB 法不但可节省 IC 事前封装的成本，且对 300 脚以上的多脚VLSI，在其采行 SMT 组装而困难重重之际，TAB将是多脚大零件组装的新希望(详见电路板信息杂志第66期之专文)。
7 \4 w0 g0 w5 [: \  o* g" v$ H　　
　　63、Thermocompression Bonding热压结合
0 O/ ?  f- q* S4 }　　是 IC的一种封装方法，即将很细的金线或铝线，以加温加压的方式将其等两线端分别结合在芯片(芯片)的各电极点与脚架(Lead Frame)各对应的内脚上，完成其功能的结合，称为"热压结合"，简称T.C.Bond。
/ `) v1 A1 i/ [% j6 Y% z  x　　
) x9 F3 m) Q4 e$ S- m) @3 J　　64、Thermosonic Bonding热超音波结合
　　指集成电路器中，其芯片与引脚间"打线结合"的一种方法。即利用加热与超音波两种能量合并进行，谓之 Thermosonic Bonding，简称 TS Bond。
1 d& f0 t8 K* J) p. A　　
　　65、Thin Small Outline Packange(TSOP) 薄小型集成电路器
) d, k- p& ~# K; a　　小型两侧外伸鸥翼脚之"IC"(SOIC)，其脚数的约 20～48脚，含脚在内之宽度6～12mm，脚距0.5mil。若用于 PCMCIA或其它手执型电子产品时，则还要进一步将厚度减薄一半，称为TSOP。此种又薄又小的双排脚IC可分为两型； TypeⅠ 是从两短边向外伸脚，TypeⅡ是从两长边向外伸脚。
; I. ?  A5 C) _: K  {. V　　
　　66、Three-Layer Carrier三层式载体
6 w/ m3 e$ o: }3 j& g& d- {　　这是指"卷带自动结合"(TAB) 式"芯片载体"的基材结构情形，由薄片状之树脂层(通常用聚亚醯胺之薄膜)、铜箔，及居于其间的接着剂层等三层所共同组成，故称为 Three-Layer Carrier。相对有"两层式载体"，即除掉中间接着剂层的TAB产品。
　　
$ i8 U  L, V9 C0 }4 F　　67、Transfer Bump移用式突块，转移式突块
　　卷带自动结合式的芯片载体，其内引脚与芯片之结合，必须要在芯片各定点处，先做上所需的焊锡突块或黄金的突块，当成结合点与导电点。其做法之一就是在其它载体上先备妥突块，于进行芯片结合前再将突块转移到各内脚上，以便继续与芯片完成结合。这种先做好的突块即称为"移用式突块"。
　　
. T7 J, l% v2 u: e2 Z* ~% K9 {　　68、Transistor晶体管
" d1 `$ U- ]# l　　是一种半导体式的动态零件(Active Components)，具有三个以上的电极，能执行整流及放大的功能。其中芯片之原物料主要是用到锗及硅元素，并刻意加入少许杂质，以形成负型(n Type)及正型(p Type)等不同的简单半导体，称之为"晶体管"。此种 Transistor有引脚插装或SMT黏装等方式。
8 O  a* `% H6 I2 T　　
# w! M" z7 O) c　　69、Ultrasonic Bonding超音波结合
　　是利用超音波频率(约10 KHz)振荡的能量，及机械压力的双重作用下，可将金线或铝线，在IC半导体芯片上完成打线的操作。
" Z5 z- K' q6 g　　
　　70、Two Layer Carrier两层式载体
　　这也是"卷带式芯片载体"的一种新材料，与业界一向所使用的三层式载体不同。其最大的区别就是取消了中间的接着剂层，只剩下"Polyimide"的树脂层及铜箔层等两层直接密贴，不但在厚度上变薄及更具柔软性外，其它性能也多有改进，只是目前尚未达到量产化的地步。
　　
3 k9 a2 M) Q- D3 g3 C: t% p* g& h0 x　　71、Very Large-Scale Integration(VLSI)极大规模集成电路器
' ^+ m* u* n" J: L7 M　　凡在单一晶粒(Die)上所容纳的半导体(Transistor)其数量在 8 万个以上，且其间互联机路的宽度在1.5μ(60μin)以下，而将此种极大容量的晶粒封装成为四面多接脚的方型 IC 者，称为 VLSI 。按其接脚方式的不同，此等 VLSI有J型脚、鸥翼脚、扁平长脚、堡型垫脚，等多种封装方式。目前容量更大接脚更多(如250脚以上)的 IC ，由于在电路上的 SMT 安装日渐困难，于是又改将裸体晶粒先装在 TAB 载架的内脚上，再转装于 PCB 上；以及直接将晶粒反扣覆装，或正贴焊装在板面上，不过目前皆尚未在一般电子性工业量产中流行。
& l( j! n; E5 ~# Q　　
" h! P3 \- B; |　　72、Wafer晶圆
2 g: m: Z9 t7 Z, F5 w　　是半导体组件"晶粒"或"芯片"的基材，从拉伸长出的高纯度硅元素晶柱 (Crystal Ingot)上，所切下之圆形薄片称为"晶圆"。之后采用精密"光罩"经感光制程得到所需的"光阻"，再对硅材进行精密的蚀刻凹槽，及续以金属之真空蒸着制程，而在各自独立的"晶粒或芯片"(Die，Chip)上完成其各种微型组件及微细线路。至于晶圆背面则还需另行蒸着上黄金层，以做为晶粒固着(Die Attach) 于脚架上的用途。以上流程称为Wafer Fabrication。早期在小集成电路时代，每一个6吋的晶圆上制作数以千计的晶粒，现在次微米线宽的大型VLSI，每一个8吋的晶圆上也只能完成一两百个大型芯片。Wafer的制造虽动辄投资数百亿，但却是所有电子工业的基础。
　　
　　73、Wedge Bond楔形结合点
/ ^  p' k" x. }4 J" P1 q6 ?　　半导体封装工程中，在芯片与引脚间进行各种打线；如热压打线 TC Bond、热超音波打线TS Bond、及超音波打线UC Bond等。打牢结合后须将金线末端压扁拉断，以便另在其它区域继续打线。此种压扁与拉断的第二点称为 Wedge Bond。至于打线头在芯片上起点处，先行压缩打上的另一种球形结合点，则称为 Ball Bond。左四图分别为两种结合点的侧视图与俯视图，以及其等之实物体。Welding熔接也是属于一种金属的结合(Bonding)方法，与软焊(soldering或称锡焊)、硬焊(Brazing)同属"冶金式"(Metallugical)的结合法。熔接法的强度虽很好，但接点之施工温度亦极高，须超过被接合金属的熔点，故较少用于电子工业。
　　
　　74、Wire Bonding打线结合
　　系半导体 IC封装制程的一站，是自IC晶粒 (Die或 Chip)各电极上，以金线或铝线(直径3μ)进行各式打线结合，再牵线至脚架(Lead Frame)的各内脚处续行打线以完成回路，这种两端打线的工作称为 Wire Bond。
$ l- F8 i7 ]! |% q: w) s' M　　
　　75、Zig-Zag In-Line Package (ZIP)链齿状双排脚封装件
　　凡电子零件之封装体具有单排脚之结构，且其单排脚又采不对称"交错型式"的安排，如同拉链左右交错之链齿般，故称为Zig-Zag式。ZIP是一种低脚数插焊小零件的封装法，也可做成表面黏装型式。不过此种封装法只在日本业界中较为流行。
　　
　　76、ASIC Application Specific Integrated Circuit
& v, R! ?7 i1 x! S9 Z! a6 k- ^　　特定用途之集成电路器是依照客户特定的需求与功能而设计及制造的IC，是一种可进行小量生产，快速变更生产机种，并能维持低成本的IC。
　　
　　77、BGA Ball Grid Array
1 g& x0 ~# k8 N: b3 U　　矩阵式球垫表面黏装组件(与PGA类似，但为S MD)
　　
9 V* Z; ]- A9 \　　78、BTAB Bumped Tape-Automated Bonding
( ~4 T5 ]% c# A- A　　已有突块的自动结合卷带指TAB卷带的各内脚上已转移有突块，可用以与裸体得片进行自动结合。
) s5 L* g/ e( Q8 k# B" ]　　
　　79、C-DIP Ceramic Dual -in-line Package
　　瓷质双祭脚封装体(多用于IC)
, R5 s2 z4 R- Z, @　　
　　80、C4 Controlled Collapse Chpi connection
　　可总握高度的裸体芯片反扣熔塌焊接
% d" h& i! ^7 A8 i+ i　　
　　81、CMOS Complimentary Metal-Oxide Semiconductor
　　互补性金属氧化物半导体 (是融合P通路及N通路在同一片"金属氧化物半导体"上的技术)
　　
% b, ~+ W* }8 G5 L/ C0 h8 K. T　　82、COB Chip On Board
　　芯片在电路板上直接组装。是一种早期将裸体芯片在PCB上直接组装的方式。系以芯片的背面采胶黏方式结合在小型镀金的PCB上，再进行打线及胶封即完成组装，可省掉IC本身封装的制程及费用。早期的电子表笔与 LED电子表等均将采COB法。不过这与近年裸体芯片反扣组装法 (Flip Chip)不同，新式的反扣法不但能自动化且连打线 (Wire Bond) 也省掉，而其品质与可靠度也都比早期的COB要更好。
$ N, Y8 `5 D2 D( ~( y5 Z0 G　　
　　83、CSP Chip Scale Package
0 j. Y" X4 t( f" O7 l  T) M* m4 J　　晶粒级封装
　　
　　84、DIP Dual Inline Package
　　双排脚封装体 (多指早期插孔组装的集成电路器)
　　
　　85、FET Field-Effect Tranistor
' f7 X* X) s0 g9 o　　场效晶体管利用输入电压所形成的电场，可对输出电流加以控制，一种半导体组件，能执行放大、振荡及开关等功能。一般分为"接面闸型"场效晶体管，与"金属氧化物半导体"场效晶体管等两类
5 p: U/ G# f. I# b　　
5 v$ U; L0 J8 D/ n, l  C2 b　　86、GaAs Gallium Arsenide (Semiconductor )
　　砷化半导体是由砷(As)与　(Ga)所化合而成的半导体，其能隙宽度为1.4电子伏特，可用在晶体管之组件，其温度上限可达400℃。通常在砷化　半导体中其电子的移动速度，要比硅半导体中快六倍。GaAs将可发展成高频高速用的"集成电路"，对超高速计算机及微波通信之用途将有很好的远景。
! s' V) h! R* H5 i( Z$ w$ b6 ?' r　　
　　87、HIC Hybrid Integrated Circuit
　　混合集成电路将电阻、电容与配线采厚膜糊印在瓷板上，另将二极管与晶体管以硅片为材料，再结合于瓷板上，如此混合组成的组件称为HIC。
1 |$ M/ q3 L- m8 |: v　　
/ J6 B/ {; n; X/ @8 ~9 k　　88、IC Integrated Circuit
! y7 h1 ~0 j& S' k8 j　　集成电路器是将许多主动组件 (晶体管、二极管)和被动组件 (电阻、电容、配线)等互连成为列阵，而生长在一片半导体基片上 (如硅或砷化　等)，是一种微型组件的集合体，可执行完整的电子电路功能。亦称为单石电路 (Monolihic Circuits)。
0 @3 |/ p% a' d" I2 j4 N　　
* z9 b7 `/ J% R" V　　89、ILB Inner Lead Bonding
　　内引脚结合是指将TAB的内引脚与芯片上的突块 (Bump ; 镀锡铅或镀金者)，或内引脚上的突块与芯片所进行反扣结合的制程。
　　
8 r  E* G' A; T& ~8 J9 F0 |" E　　90、KGD Known Good Die
* U: X' y2 J/ t" |9 m2 S　　确知良好芯片
　　
　　91、LCC Leadless Chip Carrier
# Y# b- ?; F0 v! Q　　无脚芯片载体(是大型IC的一种)
　　
　　92、LCCC Leadless Ceramic Chip Carrier
　　瓷质无脚芯片载(大型IC的一种)
( K$ t3 H9 t7 b0 p' h" s# Q　　
　　93、LGA Land Grid Array
. N' e4 o+ f& L' u* u5 Q' u; f" Z　　焊垫格点排列指矩阵式排列之引脚焊垫，如BGA"球脚数组封装体"，或CGA"柱脚数组封装体"等皆属之。
　　
7 b  @; c2 w- o! v2 c8 i/ P　　94、LSI Large Scale Integration
# y1 L2 W2 k4 }/ Q　　大规模集成电路指一片硅半导体的芯片上，具有上千个基本逻辑闸和晶体管等各种独立微型之组件者，称为LSI。
　　
　　95、MCM Multichip Module
, a* T" a7 }: K" G. c　　多芯片模块是指一片小型电路板上，组装多枚裸体芯片，且约占表面积 70% 以上者称为MCM。此种MCM共有 L、C及D等三型。L型(Laminates)是指由树脂积层板所制作的多层板。 C(Co-Fired) 是指由瓷质板材及厚膜糊印刷所共烧的混成电路板，D(Deposited)则采集成电路的真空蒸着技术在瓷材上所制作的电路板。
. L" g7 x7 f* s　　
　　96、PGA Pin Grid Array
　　矩阵式插脚封装组件
　　
1 J: A+ d. a3 j! b6 Q! I　　97、PLCC Plastic Leaded Chip Carrier
& ^- q4 }/ j+ W5 M7 _9 p　　有脚塑料封装芯片载体(胶封大型IC)
　　
$ g& f' M( F2 a$ r9 y' C# h! \6 C　　98、QFP Quad Flat Package
  X6 D6 W5 J+ o$ t6 \　　四面督平接脚封装体(指大型芯片载体之瓷封及胶封两种IC)
　　
; v! }: y5 ?% |  K8 @　　99、SIP Single Inline Package
3 T+ [5 d: R  L. ]　　单排脚封装体
　　
　　100、SOIC Small Outline Intergrated Circuit
7 P. y0 `  C( E2 l% z　　小型外贴脚集成电路器指双排引脚之小型表面黏装IC，有鸥翼脚及 J型脚两种。
　　
　　101、SOJ Small Outline J-lead Package
6 ?% t# [- K+ Y* T6 n　　双排J型脚之封装组件
　　
　　102、SOT Small-Outline Transistors
$ e, Z+ M1 w+ h0 r; |5 @! f3 u　　小型外贴脚之晶体管
1 e4 U! M5 Y- h3 B　　
　　103、TAB Tape Automatic Bonding
　　卷带自动结合技术是先将裸体芯片以镀金或镀锡铅的"突块"(Bump)反扣结合在"卷带脚架"的内脚上 (ILB) ，经自动测试后，再以卷带架的外脚结合在电路板的焊垫上(OLB) ，这种以卷带式脚架为中间载体，而将裸体芯片直接组装在 PCB上的技术，称为"TAB技术"。
; F7 A3 S' S6 W　　
　　104、TCP Tape Carrier Package
　　卷带载体封装(此为日式说法，与美式说法TAB"卷带自动结合"相同)
　　
　　105、TFT Thin Film Transistor
" B2 f5 W$ S! _% l! m9 r　　薄膜式晶体管可用于大面积LCD之彩色显像，对未来之薄型电视非常有用。
　　
- O4 U% u% Y0 U' S! n. g  Z5 f　　106、TSOP Thin Small Outline Plackage
　　薄超型外引脚封装体是一种又薄又小双排脚表面黏装的微小IC，其厚度仅 1.27mm，为正统SOJ高度的四分之一而已。
　　
1 n2 z, P5 G  a  A8 h8 e　　107、ULSI Ultra Large Scale Integration
　　超大规模集成电路
* @' m9 V7 F; U& M3 t: N1 o# q: c) m　　
　　108、VHSIC Very High Speed Integrated Chips
　　极高速集成电路芯片
, k' O9 l, K5 [0 v# K' z/ a　　
' z8 w/ Z! {8 _5 B! P　　电子及材料相关
2 e, N3 l9 T; q: m! P; i　　
. p0 n) B* _" Q- V/ F　　1、Admittance 导纳
# S5 J# n1 f9 b- E" j) q　　指交流电路中，其电流在导体中流动的难易程度，亦即为"阻抗 Impedance"的倒数。
　　
　　2、Aluminium Nitride(AIN)　氮化铝
1 N2 p) v  M  a% L8 b3 U　　是一种相当新式的陶瓷材料，可做为高功率零件急需散热的封装材料。此氮化铝之导热度极佳，可达 200m2/K，远高于铝金属的 20m2/K，且其热胀系数 (TCE) 也十分接近半导体晶粒的3.0，成为一种 IC的良好封装材料，有替代氧化铍(BeO)及氧化铝(Al2O3)等陶瓷材料的可能性。
　　
/ t/ i! x6 M4 V; y　　3、Analog Circuit／Analog Signal　模拟电路／模拟讯号
% j( }4 h" X8 G% @8 `　　如左图当逐渐旋转电位器之旋钮，使输入电流慢慢变化即可得到一种"模拟讯号"。所谓"模拟"是指输出讯号针对输入讯号做比较时，其间存在着一些类似或形成一定比例的变化量，采用此种方式组成的电路系统称为"模拟电路"(如麦克风)。其中传输的讯号则称为"模拟讯号"，多以正弦波表示之。又如左图的一个电子计算器，系按0～9以十进制制输入。但在计算内部却是另采 0 与 1 的二进制制进行数据处理。两者不同进位数字之间是利用编码和译码器予以沟通，使得在输出方面又回到十进制制。以此种方式组成的电路系统称为 "数字电路" 。其中传输的讯号称为 "数字讯号" ，系采低准位的 0 与高准位的 1 所组成的方波形式表示之。早期在 0 与 1 之间的电位差是5V，但为省电起见，新式个人计算机的逻辑运算方面已降压至3.3V。不久将来当硬件组件的精度再度提升后，还会再降压至2.5V，其极限电位差应在1.5V。
) [, b" E$ P5 Z- Q6 i. Z　　
' P  \1 d  u% L1 t　　4、Attenuation　讯号衰减
　　指高频讯号于导体中传输时，在振幅电压(能量)方面的衰减而言，无论模拟讯号或数字讯号，都会因电路板的板材与制做各异，而出现不同程度的衰减。
  W1 @6 q% y( K　　
　　5、Balanced Transmission Lines　平衡式传输线
　　指传输线体系中的讯号线，是由两条并行线并合而成。这种平衡电路 (Balanced Circuit ) 也称为 "差动线对" ( Differential Pair) 或差动线 ( Differential Line) ，又称为偶合 (Coupled) 式传输线。至于由单条讯号线所组成的传输线，则称为"未平衡式传输线" (Unbalanced Transmission Lines)。此种双条式"差动线"其特性阻抗值的量，须用到TOR的两组"取样器"(Sampling Header)，分别产生两个梯阶波(Step Wave)使进入两条讯号线中。若两梯阶波之极性相同时，则从示波器所得读值称为"偶模阻抗"，须再除以2始得"共模阻抗"(Zcm)。若二梯阶波之极性相反时称为"奇模阻抗"，须将读值相减再除以2始得到"差动阻抗"。在现场实测时仪器的软件将会自动计算而得到所需的Zo值。
　　
  [+ O9 X. g! k* a, P7 z# Y: f, t　　6、Capacitive Coupling电容耦合
& Q# j7 C/ ?# V, m$ N: K　　板面上相邻两导体间，因电容的积蓄能量而引发彼此各式额外的电性作用，甚至可能导致原有讯号的失真，称为"电容耦合"。尤其在高频高速讯号的细线密线板，这种相互干扰的行为，必须要尽量设法避免，以提升终端产品的整体性能，因而板材介质数就非常讲究，要愈低愈好。
　　
　　7、Conductance 导电
　　是"电阻值"的颠倒词，电阻值的单位是欧姆ohm，而导电值的单位也是倒过来的"姆欧 mho"，当欲测其上限的电阻值时，则不如测"导电度值"来的方便。例如欲测板子清洁度时，即可测其抽出液导电的"姆欧"值。然而一般人比较懂得电阻的"欧姆"值，故还需要换算"电阻值"才比较容易认同。
　　
　　8、Creep 潜变
　　金属材料在受到压力或拉力下，会出现少许伸长性应变，但当压力一直未消除，将逐渐老化而形成金属疲劳。一旦超过其应变伸长性的限度时，可能会出现断裂的情形 (Rupture)，这种逐渐发生尺寸改变的情形称为潜变。电路板上的焊点就有这种情形存在。
" @$ H5 \9 x0 f0 E% n- I" V( ?4 N　　
) K9 {/ M$ E# W7 P# f. u　　9、Conductivity 导电度
: V3 p; Z+ d  H　　是指物质导通电流的能力，以每单位电压下所能通过的电流大小做为表达的数据，也同样是以"姆欧"为单位。
( z8 W. m+ z2 X' W2 j9 c0 i　　
　　10、Crystalline Melting Point晶体熔点
　　指物质内部结晶构体崩解之温度。
9 U) r& B3 J4 m  S" l( S　　
　　11、Doping 掺杂
　　指半导体的高纯度"硅元素"中，为了改变其导电特性，而刻意加入少量的某种杂质，以得到所需要的物理性质，此种"掺杂"谓之 Doping。
% X; z) B0 C4 H' r; Y　　
　　12、Electro-migration电迁移
- I( U8 A1 a. Z9 i% e　　在基板材料的玻璃束中，当板子处于高温高湿及长久外加电压下，在金属导体与玻璃束跨接之间，会出现绝缘失效的漏电情形称为"电迁移"，又称为CAF(Conductive Anodic Filaments)漏电。
　　
　　13、Crosstalk 噪声、串讯
　　电路板上相邻的讯号线(Signal Lines)中，在工作状态下会发生能量相互偶合的现象(Energy Coupling)，而产生不受欢迎的干扰，称为 Crosstalk。
　　
% [$ G9 `9 Z! z+ @1 g! _7 O3 ?　　14、Electro-phoresis电泳动，电渗
9 t. i3 F6 m+ h' q　　原始定义是指在溶液中施加某一电场后，会令带电胶体粒子或离子团产生游动现象。电路板业新开发的"电着光阻"，即属于"电泳动"方式的一种。
6 D# @7 `# K! d　　
* }$ W" [$ y2 X　　15、EMI 电磁干扰
　　是 Electromagnetic Interference 的缩写，原是指无线电接受机所受到的电磁干扰而言。现已泛指板面上相邻线路间，在高频讯号传递时相互之间的干扰，其近似字尚有 Noise 噪声，RFI射频干扰等，但各诘使用环境并不相同。
　　
  G" a# k/ _6 _　　16、Fatique strength 抗疲劳强度
! \: H9 {2 l3 _6 Z# W　　当一种物料或产品，经过多次指定最大应力的试验周期后，尚未发生故障，此种在出现"故障"前的最高应力试验周期，谓之"Fatique strength"。
　　
　　17、Filler 填充料
( g2 A$ m3 I& ]3 A; X8 ]　　指性质安定及价格便宜的物质，可加进某些塑料材料中做为电子产品用途，以降低成本或改善性质。如石棉、云母、石英、瓷粉等可加工成丝状、片状、粉状等加入塑料材料中，皆称为填充料。
1 m- O, }5 f4 S/ J　　
' k3 M$ o5 t1 U8 K+ g　　18、Flexural Module弯曲模数，抗挠性模数
' A. S4 t% }0 c+ f+ Q  X% {　　在弹性限度内(Elastic Limit)，物体受到应力 (Stress)的压迫，其所产生弯曲变形(Strain)的比率称为"弯曲模数"，亦即抵抗外力而拒弯的忍耐性。
; y: ^8 E) r$ `) C! |　　
　　19、Flurocarbon Resin 碳氟树脂
　　是一系列有机含氟的热塑型高分子聚合物，可用于电子工业的主要产品有FEP(Fluorinated Ethylene Polypylene,氟化乙烯丙烯)及PTFE(Polytetrafluoroethylene,聚四氟乙烯)等两种塑料材料。
3 \! Y7 W* }( O3 u- U5 u　　
/ G$ A+ r" Z. z+ T% n  @　　20、Farad 法拉
# h. s7 ^" Z. i2 a5 A. ?: ~　　是电容量的单位，即在电容器上两极片间，当其电量充加到１库伦，而其间的电位差又恰为１伏特时，则其两极片间的电容量即为１法拉。
　　
　　21、Galvanic Corrosion贾凡尼式腐蚀
7 t7 R. C2 x# B9 w2 A+ \3 A0 m: d　　即"电解式腐蚀"之同义字。贾凡尼为18世纪之意大利解剖学家，曾利用铜与铁等不同金属钩去钩住生物体(电解质)，而发现电池性的电流现象。为纪念其之发现，后人在电化学方面常用此字表达"电池"或"电化学"之意念。
　　
( z# `) |6 ~/ w4 u　　22、Inductance(L) 电感
* `! I0 C$ M7 e　　电感含有自感应(Self-Inductance)及互感应(Mutual Inductance)等两部份。(1) 所谓"自感"是指导体中有电流流动时，其周围会产生磁力线。每当电流出现变化时磁力线也随之变化，此时会发生一种阻止磁力线变化之"反电动势"，此种现象称为"自感应"作用，现以简图及公式表达如下：●设在 △t 秒内其电流之变化为 △I，而所产生的磁束变化为 △φ，则自感应之电动势 e 将与 △φ／△t 成比例。●又当导部率一定时，则磁束之变化将与电流变化成比例，设其比例常数为 L，于是：△I,e=-L,△T , 此处之 Ｌ 即为自感，其单位为亨利(Henry)br>●即当 1 秒内电流之变化为 1 安培(A)时，若所感应之电动势为 1 伏特(V)，则其自感即为 1 亨利(H)。(2) 所谓互感() 是指类似在变压器中两种线圈之间的感应而言。如图当L１ 线圈中有电流通过时则会产生磁束φ，而此磁束又将使L２ 线圈受到感应而产生电流(其电动势为 e)。由于此种新产生的 e 会与△φ／△t 形成比例，若当其导磁系数固定时，则磁束的变化又与电流强度成比例(设比例常数为 M)，因而新生的电动势大小应为：式中 M 即为互感。其单位为亨利 H，当L１ 线圈中之电流变化为 1 安培／秒时，其在L２ 线圈中所感应的电动势为 1 伏特，则其 M 为 1 亨利。
7 m5 O' d& W8 |0 M8 M　　
4 F8 i3 M: Q+ t9 b' z　　23、Input/Output 输入/输出
　　乃是指"组件"或"系统"，或中央作业单元等，其与外界沟通的进出口称为I/O。例如一枚"集成电路器"(IC)，其组件中心的芯片(Chip，大陆业界译为"芯片")上的线路系统，必须先打线(Wire Lead Bond)到脚架(Lead Frame)上，再完成组件本体之密封及成形弯脚后才能成为 IC 的成品。当欲将此种IC焊接在电路板上时，其各"接脚"焊点就是该"集成电路器"的对外 I/O。
　　
2 ?+ f5 A$ `; {8 J　　24、Interconnection 互连
% N3 T* q1 n4 x: A( f$ _& A　　按 MIL-STD-429C 的说法，是指两电子产品或电器品上，其两组件，两单元、或两系统之间的"电性互连"而言(故含零件与电路板组装)。另外在电路板上两层之间的导体，以镀通孔方式加以连通者，称为 Interfacial Connection或 Interlayer Connection 。此各种互连的形式，将可用 Interconnecting做为总体表达。大陆业界却将之译为"内互连"，想必是将 Inter (之间)与Inner(之内)两定混淆所致。
　　
1 j1 J. m8 [  [3 e& V　　25、Ion Migration离子迁移
0 j3 H" ]7 Y  P: d　　在某物料之内，或两种物料之间，经由外加电场 (Electric Field)影响之下，其某些已存在的自由离子 (Free Ion)，若产生缓慢的迁移或移居动作者，称为"离子迁移"。
# w' Y1 A1 F. {* `9 y. ?　　
' I5 t5 ~/ K' I+ Q1 S8 g　　26、Ionization Voltage (Corona Level) 电离化电压(电晕水准)
+ @2 w& B! i8 t" W' X0 q4 ]　　原义是指电缆内部的狭缝空气中，引起其电离所施加之最低电压。广义上可引申为在两绝缘导体之间的空气，受到高电压之感应而出现离子化发光的情形，此种引起空气电离的起码电压，谓之"电离化电压"。当发现"电晕"现象时，若再继续增加其电压，则将会引起绝缘体之崩溃(Breakdown or Break Through)造成短路，此即所谓的"溃电压"。
　　
. Q$ s. ~; H1 [" j　　27、Ionization 游离，电离
/ \8 [6 a; P& _1 W$ ^  j  x　　此字在广义上是指当原子或分子，吸收外来能量而失去外围的电子后，将由原来的"电中性"变成带有正电荷或负电荷的离子或带电体，其过程称为"离子 化"或"电离化"。在电子工程中，其狭义上是指某些绝缘体 (Insulator)于长时间外加电压下，会产生少许带电的粒子，而出现漏电的现象，谓之电离。
　　
　　28、Kovar 科伐合金
　　为含铁 53％、含镍 29％、含钴 17％ 及其它少量金属所组成的一种合金，其"膨胀系数" 与玻璃非常接近，且其氧化物更能玻璃之间形成强力的键接，使于封装时可采用玻璃做为密封材料，以完成一体结合的功能，希望在后续的使用中不致受到热胀冷缩的影响。此种 Kovar 特殊合金是美国"西屋电子公司"所开发的，现已普遍用于半导体界。又，电路板面裸铜断线处(Open Circuit)，也可用扁薄细长之镀金科伐线，以特殊点焊机进行熔接(Welding)修补，右图即为休斯公司之熔补机。
# B7 F0 |# I. k: S$ M/ U. T2 |　　
　　29、Kevlar 聚醯胺纤维
　　是杜邦公司所发明"聚醯胺"(Aramid,Polyarmid)纤维的商标名称，此种聚合物线材的抗拉强度(Tensile Strength)极高，其延展性比钢铁更好。能吸收很大的动能，且又能耐温耐燃(达 220℃)，故可做为防弹衣、轮胎中的补强织材，以及强力绳索等用途。更由于其"介质常数"比玻纤更低，故电路板业也曾用以代替玻纤制作基板，但却因钻孔时不易切断，所钻出的孔壁毛头极多，品质很难控制，以致并未大量使用。另外此种聚醯胺布材，亦可做为过滤及防尘之用，其商标名为 Nomex。
, j; D. l& [7 D! l4 u　　
　　30、Light Emitting Diodes ，LED 发光二极管
, H1 N( R; Q& e+ S　　半导体有正型(P-type)及负型(N-type)两种。当在负型体上施加电压时，可使故意加入杂质的原子进行电离，于是将出现穿梭流动的游离电子，可让半导体完成导电的动作。另一方面正型半导体内的杂质则可供应"电洞"，可吸引负型的电子而掉入洞中。若将正负型接合在一起，其接合区将形成导电的屏障。每当电子通过屏障落入洞中时，其所多出的能量便可以光或热的形式发出，此即 LED 发光的原理。最早的 LED 是以砷及镓所组成而只能发红光，现在则已可发出各种颜色的光。由于 LED 比砂粒还小，其发光效率约可达 50％，远超过白炽灯所表现的 20％,故所需电量也极小，仅 0.2 瓦而已,且发光寿命也长达数十年。亮度虽不能用之于照明，但做为数字显示则非常理想。不过 LED 需在黑暗中才可发光显示,而 LCD 不但更省电，而且在明视环境中仍清楚可见。LED 及 LCD 两种电视的商业化,目前仍在发展中。我国的光宝公司已是世界生产 LED 最大的公司，由于制程甚耗人力现已大部份移往泰国生产。
　　
　　31、Liquid Crystal Display，LCD 液晶显示器
  m( K1 Q, |5 F　　是指某种物质在某一温度时,将兼具固态晶体的异方向(Anisotropic)及液态的流动性质，此种介乎固态晶体及液相之间的"中间物质"，特称为"介晶相"(Mesomorphicphase)也就是俗称的"液晶"即︰液晶物的发现已有一百多年历史,直至 1968 年才首先由 RCA 公司应用在显示器上。目前已实用于电子工业者，有小面积之 TN 型(Twist Nematic 扭曲向列型)，例如手表、定时器或小型计算器；而较大面积之 STN 型(Super Twist Nematic)，则可用于掌上型或笔记型之计算机显示屏；面积更大的 TFT 型(Thin Film Transitor) 则仍在发展中，良品率尚不足以商业化。目前全球业界以日本 Sharp 及东芝较为领先,一旦成功后则大画面薄型彩色电视机，将可挂在墙上如同油画一般观赏，想必能大幅节省空间及电力。
% x% U. U$ B# ]* x　　
3 X! Y0 Y& a8 q# f1 f* ?+ z　　32、Leakage Current漏电电流
' R7 Y: i# e% x　　板面两相比邻线路之区域中(兼指绿漆之有无)，一旦有电解质或金属残渣存在，且相隔两导体又出现电位差时，则可能有电流漏过。此乃电路板制做时蚀刻不尽品质不佳的表征。
　　
　　33、Logic Circuit 逻辑电路
　　数字计算机中，用以完成计算或解题作用的各种"闸电路"、触发器，以及其它交换电路的通用术语，称为"Logic Circuit"。
　　
　　34、Logic逻辑
　　指计算机或其它数字化(Digital) 电子机器中的特殊电路系统，此等电路中含有多枚IC，可执行各式计算功能(Computation Functions)，称为Logic或逻辑电路。常见之逻辑如 Emitter Coupled Logic (ECL)、 Transistor-Transitor Logic(TTL) 、CMOS Logic等。又Fuzzy Logic是指除了 0与1之外，另插入其它数值，是一种模棱两可的逻辑。即在"是"与"非"之间加入"几乎""大概"等字眼的逻辑。
9 a# l! I; s1 H  N) E/ r( Z　　
　　35、Micro-electronios 微电子
4 Q% M4 i# E% {, O1 E- C8 M+ E6 q　　是电子技术的一部份，系针对极小的电子零件或元素，以及由其所构成的产品体系，在理论及实务方面加以阐述及应用的学问。
9 B' x( d, B  |7 G3 r* |! q4 v　　
% T& x2 @% U& b' f* R# R  n　　36、Microstrip Line微条线，微带线
　　是高速讯号传输线的一种，以多层板而言，则为包括表面接触空气的讯号线，与承载体的介质层，再衬以接地层等三者所做结构的组合，即称为（扁平）"微条线"。如果在讯号线表面另行涂布绿漆或压合上胶片时，则改称为 Embeded Microstrip Line"埋入式微条线"。两者计算公式均为：Zo＝87／√(εr + 1.41 ln [ 5.98h／0.8W + T])
+ D" j2 A% d+ n7 H　　
% X2 z( B2 C7 V1 a  b　　37、Microstrip 微条线
7 r9 F, b) F/ S) W0 X5 b　　是六种讯号传输线(Transmission Line)中的一种，系专指"导线"浮在大地层(Ground Plane)之上，二者保持平行，其间还有介质充塞所形成的组合。此种"微条"的截面示意图，及其"特性阻抗"之计算关系式如下左图。左图为上下皆有大地层的另一种"Stripline 线条"的传输线组合，及其计算特性阻抗之关系式。
" p) t1 u! o/ f7 t8 Y* ?　　
( B- E8 d* c8 O　　38、Network 网状组件
! M+ f! `6 C8 Y( ~+ Y8 V0 S  ~　　指各种动态(Active) 或静态(Passive) 电子组件，如电阻器、电容器，或线圈等，可互连成一种网状组合体，称为Network 。
　　
　　39、Node 节点
　　是指线路系统中导线的交汇点，为电学上的名词，在板面其实就是通孔与其孔环所组成的网络交点。
" Z9 ~" W# v* g: V+ |4 f* v　　
　　40、Ohm 欧姆
  e+ `; e9 l. A! J8 v2 e　　是电阻的单位。当线路中有 1 安培的电流，而其电压又恰为 1 伏特时，其电阻值即为 1 欧姆。
　　
8 F4 H6 ?% C2 w  h, o% V　　41、Output 产出，输出
　　就一部机器或一条生产线而言，其产品之"物流"有"产入量"(Input)及"产出量"(Output)之分。另就某一零件所"输出"的讯号而言，相对的 Input 则指"输入"的讯号，两者合并简称为 I/O，故对各种零件的接脚或引脚也就称为"出入埠"( I/O Port 或I/O )。
* n, V! j( |5 Z; c3 v9 q$ g　　
　　42、Peak Voltage峰值电压
　　指电路系统中瞬间出现的最大电压数值。
　　
' M5 I0 h- L, {( |% T) O' F　　43、Permittivity诱电率，透电率
1 g( U! s  m) J6 Z- W* |　　是指介于导体之间的绝缘材料，在高频情况下，可能将无法完全阻止彼此讯号的串通，这种漏失的程度称为"Permittivity"。不过尚另有一术语Dielectric Constant(介质常数)其意义与此词完全相同，而且流传更广。二者相比较时，仍以Permittivity的意义较为为明确，也比较容易懂。最常用的板材FR-4在1 MHz频率下，其"透电率"约为4.5，而铁氟龙却可低到2.2，是各种商品板材中介质能最好，也最适于高频用途者。
' j  A4 W2 s$ H5 U8 G$ @0 N& W　　
　　44、Piezoelectric压电性
& N! v+ a9 I9 a: g# d6 G% m　　当某些物质受到外来的机械压力后会产生电流，此种性质称为"压电性"。大多数晶体包括常见的石英在内都具有压电性。反之若使电流通过其中时，则也会产生每秒数百万次的机械振荡。因而利用其"可逆"之双重性质，能够制造扬声器、定时器、电唱机唱头等精密电子产品。
: e  U, x' I7 T" K0 F　　
　　45、Porcelain瓷材，瓷面
3 C8 |8 G, [' c5 P. f3 b! J　　系硼硅玻璃(Borosilicate Glass) 与少量的二氧化锆(Zirconia)，以及少量其它物料所形成的混合物，称为Porcelain。有时也称为Enamel。
: `$ |. z1 l( z- J5 {. y5 ^9 k# R. ]　　
3 g: S' h  _1 z' r  t) i　　46、Propagation传播
2 m* v' w: N0 ?9 r+ S- D　　是指各种电磁波(Electromagnetic Waves)，在介质之内或沿着介质表面的传送行为谓之"传播"。
　　
　　47、Reactance电抗
* J( ^% T0 k. X& f. }　　是交流电在线路中或零件中流动时，所受到的反抗阻力谓之"电抗"，是以大写的X为代表符号。这种电抗的来源有二：(1)来自电容器的反抗则称为"容抗"(XC)；(2)来自线圈或其它电感者谓之"感抗"(XL)。
　　
+ C% f6 P* N# c7 C: X! z+ m　　48、Shunt分路
　　在有电流的主导体上所额外加挂的副导线，以分散掉原有电流者，称为分路。
* [: v4 r% n2 {　　
　　49、Siemens电阻值
　　直流电的电阻值一向以"欧姆"做为单位，不过近年来亦有人主张改用此"西门子"做为电阻值，并以大写的 S 为其符号。
　　
: ?: u  b6 d" ~7 ^! K, D* T2 b　　50、Signal讯号
. V" h- i( \! _  X2 t9 W　　电子学上系指在已预定的电压、电流、极性(Polarity)，以及脉波宽度(Pulse Width指脉波起点至终点间的时距)的情形下，所得到之脉冲(Impulse)称为Signal。俗称的"讯号"是指可听到，或以其它形式表达的"记号"。
7 |* v" b* @/ S/ D0 @　　
　　51、Strain变形，应变
7 W$ w" ?3 k/ i& O1 ~4 Y　　指物体受到外力而发生的变形而言。这种已"变形"的物体将存在一股欲回到原来自然状态之反抗力量，即通称之"应力"(Stress)。
　　
2 V2 P2 r7 k: m　　52、Stress Relief消除应力
5 c( Q$ ?, s4 o1 l　　原指金属体经过机械加工后，可利用热处理方式，以消除变形部份所蕴藏之内应力，其处理过程谓之"消除应力"。在电子工业中则多指零件脚的弯折成型处，为避免应力集中之后患，常刻意将弯折处予以扩大成弧形，以预先消减其可能形成的应力。
% M& D$ s4 V$ o$ Q: n　　
　　53、Skin Effect集肤效应
0 Q6 v' ]9 u3 Z$ E4 s( X) Q2 F6 ~* H　　在高频情况下(即日文之高周波)，电流的传递多集中在导线的表面，使得导线内部通过的电流甚少，造成内部导体的浪费，并也使得表面导体部份的电阻升高。为避免此现象一般高频用途的导线常采多股集束或多股编线方式，以增加更多表面导体消除集肤效应，减少因电阻上升而导致的发热情形。
　　
　　54、Stripline条线
　　是指单一导体线路与大地 (Ground) 之间已有介质层隔开；这种由"单一导线"，"介质层"及"大地"三者所搭配而成的"传输组合"，可用以传输微波讯号者，称为Stripline或Microstrip。
　　
" J4 w3 O' I0 H. T' ~2 n　　55、Tensile Strength抗拉强度
　　是指金属材料的一种重要的机械性质，可将待试金属做成固定的"试验杆"或"试验片"装在拉力机上进行拉试。其拉断前之最大拉力谓之"抗拉强度"。
　　
　　56、Surge突波，突压
( O4 a' [1 X# n2 l　　指电路中某一点，其电流或电压呈现瞬间突然增大或升高的暂短现象。
$ n2 v) ?- ~5 L9 R2 A" }　　
　　57、Transmission Line传输线
5 A; G8 t4 l. s; O8 b' h　　是指由导线及介质所共同组成而用以载送讯号 (Signal)的"线路"(Circuit)，其电性已加以管制，得以输送高频电子讯号，或狭窄的高速脉冲讯号 (Narrow Pulse Electrical Signal)等，此种用途之线路谓之"传输线"。电路板上最常见的传输线有附图中的Microstripe及Stripline等两种。
  i9 a6 p5 [4 O, s* D  R" @　　
　　58、Voltage Drop电压降落
) }3 a: _, Z( g- M+ N　　指某系统从输入电流的原始接点起，经过一段导体长度或导体的体积后，其所丧失掉的电压值，谓之 Voltage Drop。大陆术语为"电压降"。
0 j7 r, b% m5 ?% p! f　　
　　59、Voltage电压
　　广义上是指驱动电子流动的原动力，如同水压一般迫使水流在管路中产生流动。通常Voltage在不同的场合，也当成某些类似术语的代词，如电动势 (Electmotive Force)、电位(Potential)、电位差(Potential Difference)、电压降落 (Voltage Drop)等。也可从另一观点加以解释，如在完整的回路中，某两点间如有电子流或电流产生时，其两点在电位上的差别就是Voltage。
& }+ B4 ]) @, L# ^3 X% V8 U　　
1 U+ i( \4 e! {/ P/ ~7 |　　60、Watt瓦特
$ D6 O6 \6 }; _) e/ `+ f4 l: B7 i, z/ }0 }　　为功率(Power)的单位，是指每秒中所做的"功量"(Work Down)。所谓的"瓦特"即每秒所做的功为1焦耳 (Watt=Joule/sec)之谓也。Watt简写为 W。在电功方面，凡1安培的电流在一伏特电压下，所做的电功，亦称为1瓦特；即 Watt=Volt．Ampere。
: V$ m( {) j) P2 G, F* _( |　　
/ M7 |1 q* M3 Q' w- Z5 I+ y　　61、Wiping Action滑动接触(导电)
　　指两导体间的电性连通，是靠其一之滑动接触来完成者，称之Wipping。Ａ Ampere ; 安培 是电流强度的单位。当导体两点之间的电阻为1 ohm，电压为 1 Volt时，其间的电流强度即为 1 Ampere。ＡＣ Alternating Current ; 交流电ＡＣＬ Advanced CMOS Logic ; 改进式「互补型金属氧化物半导体」逻辑DC Direct Current ; 直流电DTL Diode Transistor Logic ; 二极管晶体管逻辑ECL Emitter-Coupled Logic ; 射极耦合逻辑由许多晶体管和电阻器在硅芯片上所合并而形成的一种高速逻辑运算电路。EMC Electromagnetic Compatible;电磁共容EMF Electro-Motive Force ; 电动势ESD Electrostatic Discharge ; 静电放电许多电子零件及电子组装机器，常因静电聚积而造成瞬间放电而可能发生损坏，故常需接地 (Grounding) ，将所聚集静电逐渐释放，以避免ESD的为害。RTL Resistor-Transistor Logic;电阻体／晶体管逻辑TTL Transistor Transistor Logic; 晶体管晶体管逻辑
8 v* E2 q/ b9 D7 M- `　　
　　
9 g. u, C# f( \. ]1 J6 Z; T　　线路板PCB相关其他术语解析
　　
6 }" b+ ?# g- B0 E, C" A5 e　　1、A Ampere ; 安培
0 }+ K* T( Z; S! P  S　　是电流强度的单位。当导体两点之间的电阻为1 ohm，电压为 1 Volt时，其间的电流强度即为 1 Ampere。AC Alternating Current ; 交流电ACL Advanced CMOS Logic ; 改进式「互补型金属氧化物半导体」逻辑DC Direct Current ; 直流电DTL Diode Transistor Logic ; 二极管晶体管逻辑ECL Emitter-Coupled Logic ; 射极耦合逻辑由许多晶体管和电阻器在硅芯片上所合并而形成的一种高速逻辑运算电路。ENF Electro-Motive Force ; 电动势ESD Electrostatic Discharge ; 静电放电许多电子零件及电子组装机器，常因静电聚积而造成瞬间放电而可能发生损坏，故常需接地 (Grounding) ，将所聚集静电逐渐释放，以避免ESD的为害。RTL Resistor-Transistor Logic;电阻体／晶体管逻辑TTL Transistor Transistor Logic; 晶体管晶体管逻辑
. U/ f2 z. p0 V6 C　　
* q# @0 _' r% Y: a1 T　　2、Batch 批
　　指在同时间发料某一数量的板子，是以整体方式在制程中及品检中进行作业，称为"生产批"或"检验批"。此字有时也指某一湿式制程站的糟液，在完成一定板量的处理后即予更换，称为 "批式处理"。
( |' C$ O" `2 v; W4 v) G: u　　
' Z$ _1 U) Z  K% y) f- r　　3、Contract Service 协力厂，分包商
　　供货商常因本身能量不足，而将部份流程或某些较次要的订单，转包到一些代工厂中去生产，而正式出货仍由接单之原厂具名，一般俗称为"二手订单"。此等代工厂即称为 Contract Service。原文是指逐件按合同进行加工之意。
　　
　　4、Impedance 阻抗，特性阻抗
　　指"电路"对流经其中已知频率之交流电流，所产生的总阻力应称为"阻抗"(z)，其单位仍为"欧姆"。系指跟于电路(含装配之组件)与点间之"电位差"与其间"电流"的比值；系由电阻 Resistance(R)再加上电抗 Reactance(X)两者所组成。而后者电抗则又由感抗 Inductive Reactance(XL)与容抗 Capacitive Reactance(XC)二者复合。现以图形及公式表示如下：电路板线路导体中将担负各种讯号(Signal)的传输，为了提高其传送速率，故须先提高其频率，线路本身若因蚀刻而导致截面积大小不稳定时，将造成阻抗值的变化，导致所传送之讯号失真。故在高速电路板上的导体线路中，其"阻抗值"皆应控制在某一范围之内，如 100±10Ω 或 100±5Ω 等，称为"阻抗控制"(Impedance Control)，为高级电路板在品质上的一项特殊要求。
) }6 n" C" ^7 a& i1 t( Q　　
　　5、Just-In-Time(JIT) 适时供应，及时出现
　　是一种生产管理的技术，当生产线上的待制品开始进行制造或组装时，生管单位即须适时供应所需的一切物料。甚至安排供货商将原物料或零组件，直接送到生产线上去。此法可减少库存压力，及进料检验的人力及时间。更可加速物流、加速产品出货的速度，以赶上市场的需求，掌握最佳的商机。
　　
　　6、Lot Size 批量
　　指由不间断的连续制程所完成的一群或一"批"产品，可从其中按规定抽取样本，并按规范及允收准则进行检验及测试，以决定全批的命运。此一"批"产品其数量的多少谓之"批量"。
( ~, |' k( ]  M4 Y: x# z　　
　　7、Normal Distribution 常态分配，常态分布
　　指各种测值的连续性自然分布，在数学定义上是以中值(Mean Value)为主，而各往正负方面做均匀的分布，即呈现左右对称的钟形曲线者谓之常态分布。
　　
( W0 N6 f" ~: a  N$ Y* U; J　　8、Process Window操作范围
　　各种制程参数在实做时皆有其上下限，可供操作的居中范围，俗称为Process Window。欲达到所期粉之良品率者，必须遵守所订定的制程范围。
　　
　　9、Real Time System实时系统
　　指许多装有程序控的机器，其指令输入与显示屏反应之间的耗时很短，是一种交谈式或对答式的输入，此种机器称为实时系统。
　　
) ~$ z6 K% ]- f  A5 U　　10、Shelf Life 储龄
/ J+ [. ]( E. k　　是指物品或零件于使用前,在不影响其品质及功能下,最长可存放的时间谓之Shelf Life。也就是说在特定的储存环境中, 物品的品质需持续能符合规范的要求,且保证在使用途中,不致因为存放时间过久而出现故障失效的情形,这种所能维持存放的最长时间段谓之Shelf Life。
　　
　　11、Through Put物流量，物料通过量
　　如将生产线视做河流。其间设有各种制程站，从源头站进入生产线之物料称为"入料量"(In-Put)，然后即按各站顺序进行连续施工，直到完工产品离开生产线时，称为"产出量"(Out-Put) 。物料在生产线流程各站间之制作、品检、退回重做，及报废等，称为生产线之"物流量"Through Put。
　　
/ [5 f2 m9 k( s9 S, {7 i. Y　　12、Window操作范围，传动齿孔
　　各种制程操作条作的参数中，其最佳范围之俗称为 Operation Window。又在"自动卷带结合" (TAB)制程的卷带两侧，其传动齿孔也称做Window。
　　
　　13、Workmanship手艺，工艺水准，制作水准
3 y6 F7 O* m8 J: k3 {# V　　制造业早期采手工方式生产时，其产品的品质，与从事工作者的功夫手艺大有关系。不同来源的产品，在用途上或功能上也许差别不大，但在"质感"上的精致与粗糙，以及耐久耐用程度上，还是有所不同。时至今日的自动化生产线，虽大多数产品均由机器所制造，然而工作机器的品牌、调整、操作管理与维修等，对产品外观上的质感仍具影响，如色泽、毛边、密合匹配度等，确有区别。此种"功能"以外的综合性"质感"与"观感"，称为"Workmanship"，与传统含意上已稍有差异。ＡΝＯＶＡ Analysis of Variance ; 变异数分析是"实验计划法"(DOE)的一种列表分析法。ＡＯＱ Average Outgoing Quality ; 平均出货品质BB Ratio Book to Bill Ratio ; 订单与帐单比例指一段时间内(通常以三个月的持续动态为准)收到订单的金额与出货金额之比，当此比值大于1时表示市场景气较好。CIM Computer-Integrated Manufacturing ; 计算机整合制造Cp Capability of process ; 制程能力指数(注：类似之术语尚有Capability Performance、Capability Potential Index、Capability of Precision等，是SPC及全面品管的重要指针)DFM Design For Manufacturing; 制造导向之设计强调设计之初即已预先考虑到生产制造之种种方便，称为DFM。其它类似词串尚有 DFT(Testing)、DFA(Assembly)等。
$ a9 F& U. n1 ?0 W/ s1 ~　　
7 c0 P4 a' v, u9 w　　14、DOE Design Of Experiment
　　实验计划法
/ O; [, p0 @* R) Q; j　　
: E$ B! c& ^) @) o% c　　15、ECN Engineering Change Notice
　　工程内容变更通知单
　　
$ [) T" J" H( I* o　　16、ECO Engineering Change Order
# `# K- ^, u( d1 ?( c  e　　工程内容变更执行令（比ECN更强势）
0 V  v% k3 F/ Z3 Q7 k　　
8 d  e* K4 s- S* [4 m　　17、FIFO First-In First-Out
　　先进先出，先到先做
2 P5 S2 @$ a+ I9 j- h　　
4 w5 \( n( k9 A( P　　18、JIT Just-In-Time
4 Z+ H+ F, Z+ k. Y/ Z+ c　　适时供应
　　
　　19、LCL Lower Control Limit
, ^& ], j2 n, g7 b; K　　管制下限 (制程管制之用语)
9 W+ V5 w# H! J" Q　　
　　20、MTBF Mean Timie Between Failures
　　故障间之平均时间(亦做Mean Time Before Failure; 即故障前之平均时间)是衡量各种机器设备其"可靠度"的一种方法，即在各种故障出现之前，能够维持正常功能的平均时间。此MTBF可从机器零组件的已知故障率上，以统计方法计算而得知。
. P" I8 K- B6 w! ?, m7 a% V　　
! H3 E1 Q% w/ n& X) I　　21、NTTF Mean Time To Failure
　　平均可工作之时间(指不能维修的零件，耗品及设备等，失效时即需更换)
　　
  [( f* {  B0 C" v　　22、NTTR Mean Time To Repair
　　平均维修时间 (指停机进行维修之耗时)
5 i4 G; R( a+ I# f4 l+ t# k　　
　　23、ODM Original Designer and Manufacturer
　　原始设计及制造商(指代工设计及制造者，比OEM的层次要更高一级。)
& \" [8 \! @/ u. _5 w　　
　　24、OEM Original Equipment Manufacturer
　　原始设备(指半成品或零组件)制造商 (代工制造)ODM及OEM皆为代工业者，产品只打客户的品牌。
5 D" m8 i: Z5 ?. ]3 V1 W" @* g8 [9 r　　
; c4 n9 d, ^9 v7 A. v# c7 X) }9 i( H　　25、OJT On the Job Training
　　在职训练，在职教育
　　
　　26、QML Qualified Manufacturers List
　　合格制造厂商名单
) V7 y( Y+ Y  @6 `　　
! n- }0 ^: R- e0 X/ ]# ]　　27、QPL Qualified Products' List
/ I: p3 y$ b/ ~" ^5 d; @- D2 N　　合格商品名单(此二者皆指能符合美军规范而由DESC列名发布之清单)
% R/ k# Y$ C- W" ~　　
　　28、QTA Quick Turn Around
# y7 u* P3 s: z9 M6 n　　快速接单交货(指快速打样或小量产之制造业)
　　
　　29、SPC Statistical Process Control
; t  f& ]% t7 U  w, [0 c7 s　　统计制程管制
& R3 Z: I7 x' e　　
　　30、SQC Statistical Quality Control
4 Y8 f, n- t6 ]/ A　　统计品质管制
& t3 U' Y( y# ?, [7 E) {+ W　　
　　31、TQL Total Quality Control
　　全面品管(或TQA，Total Quality Assurance)
　　
　　32、UCL Upper Control Limit
* ?9 ~0 u7 y% f/ R　　管制上限(是SQC及SPC的用语)
　　
1 @" J: u) N) |" R# P　　33、WIP Work In Process
) O, i; K3 b( F/ d8 p　　(尚在)制程中的半成品；在制品
% I6 e% `# {2 |- o! k9 _( r/ m# z　　
- S/ L0 t# {5 x& @　　线路板流程术语中英文对照
2 b; p* W$ a0 }* m/ U- p5 ?　　
　　流程简介：开料－－钻孔－－干膜制程－－压合－－减铜－－电镀－－塞孔－－防焊(绿漆/绿油)
　　
　　 －－镀金－－喷锡－－成型－－开短路测试－－终检－－雷射钻孔
　　
' Q2 @: |1 ]2 p$ A6 z+ Q* l8 \　　A. 开料( Cut Lamination)
　　
+ Q; R* A- Z! d% x8 W6 _　　a-1 裁板( Sheets Cutting)
　　
0 M# t5 w1 p: _! B. g　　a-2 原物料发料(Panel)(Shear material to Size)
+ }! g& h/ W; M3 m: v　　
+ m+ b; X- ]" _$ d' o　　B. 钻孔(Drilling)
  ?7 V  E4 D( X1 z$ n2 O. S　　
　　b-1 内钻(Inner Layer Drilling )
　　
4 T$ N# O3 N1 t7 q0 Z- ~, D　　b-2 一次孔(Outer Layer Drilling )
4 S; m9 e8 |* d; i9 \0 \; K! j　　
( h/ ]( c# @1 \+ N　　b-3 二次孔(2nd Drilling)
　　
' o0 ~; A3 D! y& ]　　b-4 雷射钻孔(Laser Drilling )(Laser Ablation )
　　
! b. S/ ~4 s. s) F　　b-5 盲(埋)孔钻孔(Blind & Buried Hole Drilling)
　　
' r! H+ l+ @, Z( F! c0 A/ x　　C. 干膜制程( Photo Process(D/F))
7 \' k( D- D2 j  w  L　　
　　c-1 前处理(Pretreatment)
; x. J, o/ y6 b7 j( j& g　　
　　c-2 压膜(Dry Film Lamination)
' b0 v" N) D: ?& X* v　　
　　c-3 曝光(Exposure)
' E* y, p) ~1 v. l& |7 z　　
　　c-4 显影(Developing)
3 P8 Z6 H' d# I; \　　
　　c-5 蚀铜(Etching)
　　
1 T. D/ \4 {" u+ p　　c-6 去膜(Stripping)
+ M  J3 T* j9 {" d7 |　　
　　c-7 初检( Touch-up)
　　
　　c-8 化学前处理,化学研磨( Chemical Milling )
" @( L( s  c" t5 Y8 t　　
　　c-9 选择性浸金压膜(Selective Gold Dry Film Lamination)
  u/ s# ?9 k( A, m5 Y$ _. J: f$ u3 O　　
　　c-10 显影(Developing )
　　
+ {$ O3 \9 h) O7 ^+ u+ C5 m+ B1 Z　　c-11 去膜(Stripping )
　　
5 l" S( ?/ h5 l5 j! w$ V7 q　　Developing , Etching & Stripping ( DES )
1 k! f4 W9 A2 V) v- A/ Y3 s4 o　　
% d9 G5 M  s/ L5 q  j1 d9 X　　D. 压合Lamination
　　
. ~) _8 a; b+ ~0 M7 t: j5 {  y　　d-1 黑化(Black Oxide Treatment)
　　
　　d-2 微蚀(Microetching)
　　
　　d-3 铆钉组合(eyelet )
　　
　　d-4 叠板(Lay up)
# `7 ?, M' W( e3 x　　
　　d-5 压合(Lamination)
6 U2 y. {% V/ B- x7 Z　　
　　d-6 后处理(Post Treatment)
1 b; @' _* C* e( f2 m, T　　
) X% v' q6 [$ e0 A" N　　d-7 黑氧化( Black Oxide Removal )
, B7 }/ N. R" g　　
　　d-8 铣靶(spot face)
　　
% i, y) D$ h) R( A6 T" R　　d-9 去溢胶(resin flush removal)
　　
　　E. 减铜(Copper Reduction)
4 Q) W" m4 d# p' R- _" W　　
　　e-1 薄化铜(Copper Reduction)
　　
& j& {0 \* R2 Q4 Z" C2 f7 M( I' o+ r　　F. 电镀(Horizontal Electrolytic Plating)
　　
　　f-1 水平电镀(Horizontal Electro-Plating) (Panel Plating)
　　
& f3 ~5 l+ L, j8 ^' W3 X3 j, l# |　　f-2 锡铅电镀( Tin-Lead Plating ) (Pattern Plating)
　　
" }% V3 |; \1 r3 K, j　　f-3 低于1 mil ( Less than 1 mil Thickness )
　　
　　f-4 高于1 mil ( More than 1 mil Thickness)
) X) y4 ]: c! y　　
　　f-5 砂带研磨(Belt Sanding)
　　
, i( j0 [! L! |  ]6 L$ s& D　　f-6 剥锡铅( Tin-Lead Stripping)
1 S. A( ]8 j5 i　　
4 L" ~5 S- [$ C  b　　f-7 微切片( Microsection)
　　
　　G. 塞孔(Plug Hole)
2 V2 a3 z! @9 n! ^) T; `　　
( s4 q9 D  M- `　　g-1 印刷( Ink Print )
* g0 V2 v( ^/ M8 J, C5 t　　
　　g-2 预烤(Precure)
6 S- G/ w' F$ w9 ?' ]- u3 D　　
　　g-3 表面刷磨(Scrub)
　　
　　g-4 后烘烤(Postcure)
* D# X/ N$ n" R1 P+ P　　
　　H. 防焊(绿漆/绿油): (Solder Mask)
. k) b- s' g# h6 {　　
　　h-1 C面印刷(Printing Top Side)
$ r& W" i* x9 f+ }" v( t% b　　
　　h-2 S面印刷(Printing Bottom Side)
+ m, \4 W& D5 X! l- M# P9 a　　
　　h-3 静电喷涂(Spray Coating)
. g4 t4 O* k1 @% x6 b2 _3 [　　
　　h-4 前处理(Pretreatment)
& F' `5 z- Y0 N+ H7 B# q  {" n　　
/ G, K1 l7 l! ?　　h-5 预烤(Precure)
　　
8 i' s( u$ `( e* q* w8 a0 Y7 X* m　　h-6 曝光(Exposure)
　　
　　h-7 显影(Develop)
* @2 b; `0 A  H; T( `　　
& d  ~2 k& |  n& J4 H- J　　h-8 后烘烤(Postcure)
$ _! ]. `/ D6 E* b8 k7 g* d　　
　　h-9 UV烘烤(UV Cure)
　　
　　h-10 文字印刷( Printing of Legend )
　　
　　h-11 喷砂( Pumice)(Wet Blasting)
　　
7 t4 m5 x7 v  O9 j- z* [# y　　h-12 印可剥离防焊(Peelable Solder Mask)
　　
　　I . 镀金Gold plating
　　
　　i-1 金手指镀镍金( Gold Finger )
　　
　　i-2 电镀软金(Soft Ni/Au Plating)
/ Y% I$ l; z* r. j　　
　　i-3 浸镍金( Immersion Ni/Au) (Electroless Ni/Au)
  z6 s8 S! F7 x: h/ y5 C# p　　
) w: C1 x$ I$ b5 v$ |　　J. 喷锡(Hot Air Solder Leveling)
　　
4 m1 F3 P& H" i7 S" ?　　j-1 水平喷锡(Horizontal Hot Air Solder Leveling)
4 l$ I) P+ ?( T3 R, E　　
　　j-2 垂直喷锡( Vertical Hot Air Solder Leveling)
: R# `) ?( c9 j' j　　
　　j-3 超级焊锡(Super Solder )
　　
* L1 u# j: ]  X  q　　j-4. 印焊锡突点(Solder Bump)
　　
$ i. z) l) G3 S- a6 U0 A5 y　　K. 成型(Profile)(Form)
. f' c6 P2 s* b$ L　　
, x, t5 m' [' z- T% }+ K　　k-1 捞型(N/C Routing ) (Milling)
　　
　　k-2 模具冲(Punch)
　　
　　k-3 板面清洗烘烤(Cleaning & Backing)
　　
　　k-4 V型槽( V-Cut)(V-Scoring)
0 I  n3 L9 \% z& |' ]& ^( n　　
　　k-5 金手指斜边( Beveling of G/F)
　　
% _% B/ O. Q- s  U$ \  n　　L. 开短路测试(Electrical Testing) (Continuity & Insulation Testing)
+ B' x1 i! f& N! Y　　
　　l-1 AOI 光学检查( AOI Inspection)
　　
　　l-2 VRS 目检(Verified & Repaired)
: N( y# n' h, O4 ]1 h5 ^7 q" b　　
　　l-3 泛用型治具测试(Universal Tester)
+ Z2 d( k, O$ n　　
　　l-4 专用治具测试(Dedicated Tester)
. A# L8 _& z9 a　　
, K2 y* R. o! }) g! H$ A　　l-5 飞针测试(Flying Probe)
" \% o/ V' r. S) j( D$ x1 A. u　　
- P8 v. W2 k, `5 z- V; I0 U4 y　　M. 终检( Final Visual Inspection)
! p3 D  r* c) f3 q/ V; V& r' {　　
　　m-1 压板翘( Warpage Remove)
　　
　　m-2 X-OUT 印刷(X-Out Marking)
: B9 J6 }# l- t) T$ w) ?3 M　　
2 H, g) E3 T/ j9 D# n　　m-3 包装及出货(Packing & shipping)
0 k2 h5 e! _( K$ N. u) N　　
　　m-4 目检( Visual Inspection)
2 \2 _. H4 {/ M6 j　　
& ?, l- \% s4 X; Q8 {% Q& t* E) K* M) A1 D　　m-5 清洗及烘烤( Final Clean & Baking)
　　
" ~* y; Z$ a' u7 w; S- G4 b. Q　　m-6 护铜剂(ENTEK Cu-106A)(OSP)
: o! Z3 O3 M: _9 b$ P3 |　　
: ~/ r% d! A. e- D　　m-7 离子残余量测试(Ionic Contamination Test )(Cleanliness Test)
　　
　　m-8 冷热冲击试验(Thermal cycling Testing)
8 s0 ~. j" d6 O  b9 n　　
0 J* H9 u! z( c; l7 W　　m-9 焊锡性试验( Solderability Testing )
　　
6 h. `5 u% `: G( Q9 x: f; b% {　　N. 雷射钻孔(Laser Ablation)
* o3 s" J% x- \' u( c* q" g　　
　　N-1 雷射钻Tooling孔(Laser ablation Tooling Hole)
$ ]" @2 P8 P8 o* A　　
$ a- Z6 E( _/ q  ~" a( h　　N-2 雷射曝光对位孔(Laser Ablation Registration Hole)
　　
/ p3 R9 f$ u' h2 t0 c9 \　　N-3 雷射Mask制作(Laser Mask)
5 v& x0 V" o6 [* t　　
　　N-4 雷射钻孔(Laser Ablation)
# X: X9 Y: L2 M2 X3 b8 k6 [& x　　
　　N-5 AOI 检查及VRS ( AOI Inspection & Verified & Repaired)
0 \6 j+ r0 U3 h3 z　　
　　N-6 Blaser AOI (after Desmear and Microetching)
2 b) I- M* H3 X) h' D　　
3 t- r  Z6 b, ?' g. I7 p　　N-7 除胶渣(Desmear)
  J# t: e, H5 |. y* \' K　　
　　N-8 微蚀(Microetching )
　　
" {8 y, J) |8 A+ p7 Y2 D0 E　　大陆与台湾PCB不同称谓名词术语对照
　　
　　近年来，中国大陆与中国台湾在印制电路板（PCB）与表面安装技术（SMT）方面都有了巨大的发展。但在PCB & SMT相关联的名词术语上，有许多是存在着不同的称谓。为了促进海峡两岸在此方面的技术交流，本篇选入、编辑了315条有关的名词术语相互对照。本篇是以台湾电路板协会（TPCA）发行、TPCA技术顾问白蓉生牲编写的《电路板术语手册》（2000年版）为选录的基础原件，选出海峡两岸不同称谓的术语。在此中不包括全部的此方面名词术语。全篇以英名的名词术语的英语字头字母为排序，按"英文术语--台湾术语--中国大陆术语"的顺序逐条列。
　　A
& E6 d7 X$ t  T! t+ j　　
　　Acceleration 速化反应 （台） 加速反应
9 d. N# L5 F4 u: K% Q9 ?( }% ]; Y　　Accelerator 加速剂，速化剂 （台）促进剂，催化剂
9 t: k( R1 H1 C4 I  q　　Acceptable Quality Level （AQL）允收品质水准 （台）合格质量水平
$ C# R- I/ b8 C1 Y+ B　　Access hole 露出孔，穿露孔 （台）余隙孔
　　Accuracy 准确度 （台）精确度
+ {, Q6 K" P# S- x. B0 ~; E* ^+ {　　Acid Dip 浸酸 （台） 弱酸蚀
　　Acrylic（resin） 压克力 （台）丙烯酸 （树脂）
: L0 \7 b1 e( c　　Active Parts 主动零件 （台）有源器件
# O0 Q/ \  Q8 M0 o; x　　Anisotropic Conductive Film（Adhesive） 单向导接着膜 （台） 单向导电膜
  F; `$ V' i. J7 W: y　　Anneal 韧化 （台） 退火
& W/ j$ A+ r. V' N# d　　Any Layer Interstitial Via Hole（ALIVH） 阿力 制程 （台） 全层内部导通孔，任意层内部通孔
3 b3 b2 w) O) d- ?# o) q# p: D! y　　Area Array Package 面积格列封装 （台） 面阵列封装
4 s4 Y/ A# |& R2 {+ b$ k5 R　　
( X" Z3 T4 ]  |  b7 E( y　　B
　　
　　Ball Grid Array 球脚阵列 （台） 球栅阵列
　　Bandability 可弯曲性 （台） 可挠性
　　Bandwidth 频带宽度，频宽 （台） 带宽
! F3 Y" }0 m8 }0 W6 K2 V　　Banking Agent 护岸剂 （台） 护堤剂
　　Bare Board 空板，未装板 （台） 裸板
　　Bare Chip Assembly 裸体芯片组装 （台） 裸芯片安装
! }6 k- K  }# U3 p　　Basic Grid 基本方格 （台） 基本网络
　　Blanking 行空断开 （台） 落料
　　Bleeding 渗流 （台） 渗出
　　Block Diagram 电路系统整合图 （台） 方块框图
　　Blotting 干印 （台） 吸墨
2 U" Q- V0 T% L6 M& r$ n　　Blow　Ｈole 吹孔 （台） 气孔
* m+ a8 F% t4 @0 z6 U　　Bond Strength 结合强度 ，固着强度 （台） 粘合强度
　　Bondability 结合性，固着性 （台） 粘合性
4 n) k+ g* e5 U3 v9 Y　　Bonding Sheet （Ply ，Layer） 接合片，接着层 （台） 粘结片
# i9 [1 V  k' _　　Bonding Wire 结合线 （台） 键合线
　　Brazing 硬焊 （台） 钎焊
　　Breakaway Panel 可断开板 （台） 可断拼板
　　Breakdown Voltage 崩溃电压 （台） 击穿电压
" X5 `; G& `& `6 B　　Bright Dip 光泽浸渍处理 （台） 浸亮
! J. V" X) B) c  c4 @% T, B! j　　Build - up 增厚，堆积，增层 （台） 积层
　　Build - up Multiayer （BUM） 增层法多层板 （台） 积层法多层板
　　Burr 毛头 （台） 毛剌
2 y' |; \% L- q9 S6 d　　Bus Bar 汇电杆 （台） 汇流排
　　
　　
9 j7 }# Q; A" N3 ~- _& Y4 `2 ?( f　　
　　C
　　
　　Cap Laminaton 帽式压合法 （台） 覆盖层压法
　　Cavity Down / Cavity Up 方凹区朝下/方凹区朝上 （台） 空腔区朝下/空腔区朝上
　　Cell Phone 行动电话 （台） 移动电话
- t  q$ b* J( L　　Chase 网框 （台） 网框
　　Chemical Resistance 抗化性，耐化性 （台） 耐化学性
　　Chip 芯片，晶粒，片状 （台） 芯片
$ Y+ ^+ Q2 C4 p　　Chip on Board （COB） 晶板接装法 （台） 载芯片板
9 S. H" z! b4 y* F/ o6 m% ?2 c# H　　Chip Scale Package 芯片级封装 （台） 芯片级安装
　　Circumferential Separation 环状断孔 （台） 环开断裂
; R6 T/ [; y' T7 v0 i. Y$ O　　Clad / Cladding 披覆 （台） 覆箔
　　Clinched Lead Terminal 紧箱式引脚 （台） 折弯引脚
: Y0 g- u) C) i# i) I% l　　Clok Frequency 时脉速率 （台） 时钟频率
+ S7 g- C& H3 m8 H$ ?　　Coaxial Cable 同轴缆线 （台） 同轴电缆
　　Cold Solder Joint 冷焊点 （台）虚焊点
# g" }/ U- P8 x4 k1 Q- _1 e　　Comparative Tracking Index 比较性漏电指数 （台） 相比起痕指数
: d6 ?) ^6 Y0 a) G0 f- N　　Complex Ion 错离子 （台） 络离子
% P- c- B  [, b　　Component Hole 零件孔 （台） 组件孔
0 Y6 b4 _7 r1 G% Z  N# R0 L, L/ @: H, h　　Component Side 组件面 （台） 组件面
　　Condensation Soldering 凝热焊接，液化放热焊接 （台） 冷凝焊接
　　Conductive Anodic Filament 玻纤纱式漏电 （台） 阳极性玻纤丝的漏电
. q- z- e, k( o5 ?. L  O; c　　Conductor Spacing 导体间距 （台） 导线间距
2 m  }' B1 g- Q- i) R4 T6 B　　Core （Board） 核心板，核板 （台） 芯板
; j! a" b; ]  N7 _5 ^  W6 u$ @　　Core Material 内层板材，核材 （台） 内层芯材
$ |3 i! y1 I8 j  o& \% |　　Corner Crack 通孔断角 （台） 拐角裂缝
　　Corner Mark　板角标记　　（台）　　拐角标记
- e( j6 p; t1 A' R1 g　　Counterboring 垂直向下扩孔，埋头孔 （台） 沉头孔
& \4 e: e" g  X- r/ w4 t; h　　Countersinking 锥型扩孔，喇叭孔 （台） 锥形孔
　　Coupling Agent 耦合剂 （台） 偶联剂
: D( s/ G7 x9 b' T) v　　Coupon ， Test Coupon 板边试样 （台） 附连测试板
　　Coverlayer ，Coverlay 表护层 （台） 覆盖层
  l  S1 L4 Z9 N; N+ L　　Crease 皱折 （台） 折痕
  V! W3 F! O  P  g5 n, x1 q6 e　　Creep 潜变 （台） 蠕变
' \  Y* `1 L4 U! Z　　Crosshatching 十字交叉区 （台） 开窗口
8 J) ~; s% f  ]; H6 l　　Crossover 越交，搭交 （台） 跨交
　　Crosstalk 杂讯，串讯 （台） 串扰
  P4 X( c7 P: B  s& A6 L1 ?* M　　Cure 硬化，熟化 （台） 固化，硫化
　　Current、Carrying Capability 载流能力 （台） 载流量
4 Y8 z* [3 L) Y　　Curtain Coating 濂涂法 （台） 帘幕法
　　
　　D
! I6 W3 [7 c. I. w" w2 T0 J1 P! s　　
　　Daisy Chaining 菊花瓣连垫 （台） 串推
　　Deburring 去毛头 （台） 去毛剌
　　Definition 边缘*真度 （台） 清晰度
& [) P2 ^; r1 \3 ^* a" u+ [　　Denier 丹尼尔 （台） 坦尼尔
5 S1 U' l+ j1 m8 k: F  x　　Dent 凹陷 （台） 凹坑
6 T! D: [. |8 q$ n$ z4 D　　Deposition 沉积， 附积 （台） 沉积
' v. k, ?! o% |　　Desmearing 除胶渣 （台） 去钻污
　　Dewetting 缩锡 （台） 半润湿
　　Diazo Film 偶氮棕片 （台） 重氮底片
　　Dicing 芯片分割 （台）切片
　　Die Attach 晶粒安装 （台） 管芯安装
　　Die　Bonding 晶料接着 （台） 管芯键合
% E/ z2 _1 u5 }5 O* R6 g　　Dielectric Breakdown 介质崩溃 （台）介质击穿
9 f: M. l; h1 `; x$ o; p　　Dielectrie Breakdown Voltage 介质崩溃电压 （台） 介质击穿电压
　　Dielectric Constant ，Dk or εr 介质常数 （台） 介电常数
# ?, U- }1 n7 s) F/ {7 g　　Differential Scanning Calorimetry （DSC） 微差扫瞄热卡分析法 （台） 示扫描量热法
# p: }+ `. Y) @! s　　Dimensional Stability 尺度安定性 （台） 尺寸稳定性
$ u. n9 l; M& H2 a* R7 O7 [( @　　Direct / Indirect Stencil 直间版膜 （台） 直接/间接法网版
3 q7 c) s9 T# g/ E: O　　Discrete Component 散装零件 （台） 离散组件
8 L( C4 H% b$ |( h# F, @! I　　Disspation Factor （Df） 散失因素 （台） 损耗因素
　　Drill Facet 钻尖切削面 （台） 钻尖切削面
　　Dual Wave Soldering　双波焊接 （台） 双波峰焊
　　Dynamic Flex （FPC）　动态软板　　（台）　　动态挠性板
　　Dynamic Mechanical Analysis （DMA） 动态热机分析法 （台） 动态力学分析法，热机械分析法
. d: r+ l6 O- h/ R　　
) F  R' q! T4 L" L4 q* u8 f　　
5 N% l8 e' G1 c1 h* j　　
　　E
　　
1 ]" ]4 n7 P$ _0 v+ u　　Eddy Current 涡电流 （台） 涡流
　　Edge -Board Connector 板边 （金手指）承接器 （台） 板边连接器
　　Edge -Board　Contact 板边金手指 （台） 板边插头
! O2 ^0 o7 @! ^5 X% U　　Edge Spacing　板边空地，边宽 （台） 边距
　　EDTA 乙 = 胺四醋酸 （台） 乙 = 胺四乙酸
　　Electric Strength （耐）电性强度 （台） 电气强度
8 l; ^% R9 n( c; i3 C, y) B　　Electro - deposited Photoresist 电着光阻，电泳光阻 （台） 电沉积光致抗蚀剂
8 G5 P  f3 w4 G6 U) V　　Electroless Deposition 无电镀，化学镀 （台） 无电电镀，化学镀，非电解电镀
　　Electro - phoresis 电泳动，电渗，电子构装 （台） 电泳
* o- b  c3 R% }$ A　　Etchback 回蚀 （台） 凹蚀阴影
1 A8 D) a& y& @$ w) Y3 U　　Etch Factor 蚀刻因子，蚀刻函数 （台） 蚀刻系数
4 j/ x" G# d2 ]3 `3 v/ _　　Etching Indicator 蚀刻指标 （台） 蚀刻指示图
　　Etching Resist 抗蚀阻剂 （台） 抗蚀刻
　　Eutetic Composition 共融组成 （台） 共晶组成
　　Excimer Lesar 准分子雷射 （台） 准分子激光
' [# R; F: ]' _, _3 g  H　　
% Y" J% c: `3 m; _1 Y　　F
5 W2 {" R: i0 @　　
　　Face　Bonding 晶面朝下之结合 （台） 倒芯片键合
( j" Z: r2 G( _8 n) U- Y! U8 \, Q# q' ^　　Fatingue Strength 抗疲劳强度 （台） 疲劳强度
　　Fibet Exposure　玻织显露 （台） 露纤维
　　Fiducial Mark　 基准记号，光学靶标 （台） 基准标记
　　Film Adhesive 接着膜，粘合膜 （台） 粘结膜
. r. ~' Z: ]& b- T4 c4 {" i* `　　Fine pitch 密脚距，密线距，密垫距　　（台）　　精细节距
2 W* I& D* K: l! M: N　　
　　G
8 J/ B" I  U1 K( _　　
　　Gate　Array 闸机阵列，闸列 （台） 门阵列
　　Gel Time　胶性时间 （台） 胶化时间，凝胶时间
8 j" h: m5 ?/ F　　Gelation Particle 胶凝点 （台） 凝胶点
" R2 Y7 Q# j9 }3 |: f　　Ghost Image 阴影 （台） 重影
　　Glass Transition Temperature ， Tg 玻璃态转化温度 （台） 玻璃化温度 ，玻璃态转变温度
　　Grid 标准格 （台） 网格
　　Grid　Wing Lead　 （台） 契形引线（脚）
. W! S- J' w' L" w6 l　　
" v: Z. l: e( |: }　　H
7 H# M' w. k8 t0 s& J　　
5 c- w4 R5 N7 S9 p" N2 D8 e4 A/ N9 y　　Halation 环晕 （台） 晕环
　　Hay Wire 跳线 （台） 附加线
& \- ~' _1 o5 R, s) ^) r) o　　Holding Time 停置时间 （台） 停留时间
　　Hole Breakout 孔位破出 （台） 破坏
　　Hole Density 孔数密度 （台） 孔密度
" p' }! H3 Z( e1 E- ]　　Hole　Pull Strength 孔壁抗拉强度 （台） 孔拉脱强度
　　Hole Void 破洞 （台） 孔壁空洞
* z# m' v; z/ g& p　　Hole Air　Soldrt Levelling （HASL） 喷锡 （台） 热风整平
: R1 H7 L7 X/ U* D& W　　Hull Cell 哈尔槽 （台） 霍尔槽
# s0 B# n, c- |1 J, R# F　　
( R" Y0 S& o: b6 K* m1 A0 B　　I
　　
3 U5 o% u  v" r7 E6 L$ p& O　　Icicle 锡尖 （台） 焊料毛剌
　　Imaging 成像处理 （台） 成像
　　Imperegnate 含浸 （台） 浸渍
　　Information Appliance　（IA） 资讯家电 （台） 信息家电
　　Integrated Circuit （IC） 积体电路器 （台） 集成电路
2 X4 T+ o8 ?8 n9 l　　Interface　接口 （台） 界面
　　
　　J
- a7 D0 S2 z" d# R　　
　　J - Leand J 型接脚 ， 弯钩型脚 （台） J形引线
　　Jump Wire　跳线 （台） 跨接线
4 O$ ?6 z( }0 @! b, F　　
- ?0 \; Z  I% D: X- o　　K
　　
6 m- B# t( l+ p6 K: G7 g0 |. A2 p　　Kapton 聚亚酰胺软材 （台） 聚酰亚胺薄膜
0 Q' x9 k# `# Y6 |0 n+ ^6 x　　Kiss Pressure 吻压，低压 （台） 接能压力
0 e" Q: C- S  I% D3 h" V　　Known Good Die （KGD） 已知之良好芯片 （台） 已知好芯片
( J% I5 \0 i  G( W( `　　
　　
　　SMTLover 2003-06-08 03:37
. p0 f5 f, e6 Y% M　　L
　　
　　Laminar Flow 平流 （台） 层流
1 z9 n2 C' V: j) @0 O( W7 p( p　　Laminate　（Ｓ）　基板、积层板　（台）　　层压板
　　Land 孔环焊垫，表面（方型） 焊垫 （台） 连接盘，焊盘
$ n$ f! X- N" a: }　　Land Grid Array （LGA） 承垫 （台） 连接盘，焊盘
$ O! {' Q, }# \8 s# p4 I0 L　　Landless Hole 无环通孔 （台） 无连接盘导通孔，无焊盘导通孔
% G$ F! U& J4 o, l" {# G7 K0 R　　Laser　Ablation 雷射烧蚀，雷射成孔 （台） 激光成孔
7 `* X1 D3 F1 j* w　　Lead Pitch 脚距，中距，跨距 （台） 引脚节距
　　Leakage Current 漏电电流 （台） 漏电流
　　Legend　文字标记 ，符号 （台） 字符
　　Lifted Land 孔环 （或焊垫）浮起 （台）连接盘起翘
/ e9 _, Q% ^+ I3 \, t　　Ligand 错离子附属体 （台） 内层配位体
- A5 g. v9 @3 i; C9 p. v　　Liquid Photoimagible　Solder Mask　，LPSM 液态感光防焊绿漆 （台） 液体光致辞阻焊剂
　　Loss Tangent （Tan δ ，DK ） 损失正切 （台） 介质损耗角压切，介质损耗因数
　　
8 a9 B# l( Y* L　　M
; d5 j" ?/ v2 M( Y　　
　　Master Drawing 主图 （台） 布设总图
( ]) L8 m$ a! X1 S3 a　　Mat 垫 （台） 毡
　　Mealing 泡点 （台） 粉点
　　Measling 白点 （台） 白斑
2 Q+ i- r8 T1 u' T0 h2 [3 w1 ?: l0 E　　Meniscograph Test 弧面状沾锡试验 （台） 变面试验
　　Metal Core Boad　 金属夹心板 （台） 金属芯（印制）板
  V7 C4 z4 D8 W4 b, n0 ^# \8 \　　Minimum Annular Ring 孔环下限 （台） 最小环宽
0 N7 Y! g8 Q$ H% h& f　　Minimum Electrical Spacing 下限电性间距，最窄电性间距 （台） 最小电气间距
　　Mixed Component Mounting Technology 混合零件之组装技术 （台） 混安装技术
! m5 P' J) {7 d! L  Y2 n　　Modem 调变及解调器，数据机 （台） 调制 - 调解器
　　Module 模组 （台） 模件、组件、模块
　　Moisture and　 Insulation Resistance Test 湿气与绝缘电阻试验 （MIR） （台） 潮热绝缘电阻试验
　　Monting Hole 组装孔， 机装孔 （台） 安装孔
　　
# a; y  I! R( F5 O0 `) K" g9 \　　N
　　
　　Numerically Controlled （ N.C.）数值控制 （台） 数控
6 a+ w: M6 N1 ]/ g" m# r6 l" k　　Negative 复片， 钻尖第一面外缘变窄 （台） 负像
　　Negative - acting Resist 负性作用之阻剂，负型阻剂 （台） 负性抗蚀剂
- v) k3 i6 Y; F: \/ r* o　　Negative Etchback 反回蚀 （台） 负凹蚀
$ b2 u" l3 c0 K% c6 ~　　N - Methyl Pyrrolidone　 （NMP） N - 甲基四氢吡咯 （台） N - 甲基吡咯烷酮
　　Nodule 瘤 （台） 结瘤
　　Noise Budget 杂讯上限 （台） 最大杂音，最大噪声
　　Nominal Cured Thickness 标示厚度 （台） 标称厚度
　　Non - Wetting 不沾锡 （台）不润湿
1 p  ~+ t2 p, ^# \; S- Q　　Nylon 耐龙 （台） 尼龙
　　
　　O
　　
! B- ~1 K6 Q* f: {# ~: R　　Off - Contact 架空 （台） 非接触 （印刷）
　　Offset 第一面大小不均 （台） 钻面不匀
　　Outer Lead Bond （OLB） 外引脚结合 （台） 外部引线粘接
& F, C5 {& k( n7 G* M6 N" c  K" T　　Oligomer 寡聚物 （台） 低聚物
6 r7 o6 E2 a2 r( y; @) |　　Outgassing 出气，吹气 （台） 逸气
　　Outgrowth 悬出，横出，侧出 （台） 镀层情况
  j8 F. t( c; ?/ f　　Overhang 总浮空 （台） 镀层突出
　　Overpotential 过电位，过电压 （台） 趋电势
　　
　　P
; c# {9 p: a" U4 n& X8 Z　　
　　Panel Plating 全板镀铜 （台） 整板电镀
# `% E' [/ W8 {4 @; N　　Passive Device （Component） 被动组件 （零件） （台） 无源组件
+ l2 |7 r' ^, `  K9 g$ v　　Pattern Plating 线路电镀 （台） 图形电镀
　　Patten Process 线路电镀法 （台） 图形电镀法
. a7 s) V1 e  ]　　Peel Strength 抗撕强度 （台） 剥离强度
　　Permittivity 容电率 （台） 电容率 ，介电常数
4 U# V. F" p/ H$ Y) m% r　　Phototinitator 感光启始剂 （台） 光敏剂
　　Pin 接脚，插梢，插针 （台） 管脚
　　Pin Grid　Array （PGA） 针脚格列封装体 （台） 针栅阵列
　　Pitch 跨距，脚距，垫距，线距，中距 （台） 节距
# |( p; }- H$ ?# }" ]  R　　Pits 凹点 （台） 麻点
+ d9 j. @$ M+ |0 P　　Plasma 电浆 （台） 等离子
　　Plastic - BGA （PBGA） 塑胶质球脚封装体 （台） 塑料球栅阵列
+ F9 ], o( y* n　　Platen 热盘 （台） 加热板
　　Plug 插脚，塞柱 （台） 插头 ， 插销
, J2 U& K  @. H$ e6 F! C1 e　　Polarizing Slot 偏槽 （台） 偏置定位槽
　　Porosity Test 疏孔度试验 （台） 孔隙率试验
　　Positive Acting Resist 正型光阻剂 （台） 正性抗蚀剂
　　Prepreg 胶片 ， 树脂片 （台） 粘结片 ， 半固化片
. M; i# h: O8 L; \  y2 \3 P　　Process Camera 制程用照相机 （台） 制版照相机
4 Z% N0 _2 ^, i5 ^　　Purge ，Purging 净空 ， 净洗 （台）　　洗净
　　
　　
　　SMTLover 2003-06-08 03:38
　　Ｑ
" E6 n* ~8 l( f7 i　　
. C6 b# w* N4 l8 f& v+ H　　Quad Flat Pack （QFP） 方扁形封装体 （台） 扁平方型封装
　　Quality Conformance Test Ciruitry （Coupon ）品质符合之试验线路 （样板） （台） 质量一致检验电路
　　
3 O/ [6 @5 E. d1 U7 y+ M; R　　R
　　
# c! z( U1 t6 z: `$ j　　Reflow Soldering 重熔焊接 ， 熔焊 （台） 再流焊
　　Register Mark 对准作标记 （台） 对准标记
! x* l' p7 p* Z$ O, y; h2 N- u　　Registration 对准度 （台） 重合度
, x, ?) E# H& O+ ?* h　　Reinforcement 补强材 （台） 增强材料
　　Relamination （Re - Lem） 多层板压合 （台） 多层板压制
　　Relative Permitivity （εr）相对容电率 （台） 相比介电常数
7 v" t' g. r$ \　　Resin Coated Copper Foil 背胶铜箔 （台） 涂树脂铜箔 ，附树脂铜箔
　　Resin Flow 胶流量 ， 树脂流量 （台） 树脂流动度
　　Resin Recession 树脂缩陷 （台） 树脂凹缩
　　Resin Rich　Area 树脂丰富区 ， 多胶区 （台） 树脂钻污
$ {, E: a, N5 y* X　　Resin Starved Area 树脂缺乏区 ，缺胶区 （台） 缺胶区
　　Resist　阻剂 ，阻膜 （台） 抗蚀剂
: c  |' S& m* B) b( N, P2 {: g　　Resolution 解像 ，解像变，解析度 （台） 分辨率
. l' _8 _6 a- g+ e0 c　　Reverse Image 负片影像 （阻剂） （台） 负图像
* M9 {) c4 [- }5 G/ e　　Rigid - Flex Printed Board 硬软合板 （台） 刚挠印制板
　　Ring 套环 （台） 钻套
　　Ripple 纹波 （台） 波动 ，脉动
　　Roller Coating 滚筒涂布法 、辊轮涂布法 （台） 辊涂式
　　
　　S
　　Scratch 刮痕 （台） 划痕
- C6 F; D# n4 Z5 u5 {　　Secondary Side 第二面 （台） 辅面
　　Self-Alignment 自我回正 （台） 自定位
　　Shadowing 阴影 ，回蚀死角 （台） 凹蚀阴影
　　Shear Strength 抗剪 （力） 强度 　（台）　剪切强度
　　Silver Fhrough Hole （STH）银胶通孔 ，银胶贯孔 （台） 银浆通孔 ，银浆贯孔
: d) o1 s/ W& c4 A* N　　Single-Inline Package （SIP） 单边插脚封装体 （台） 单列直插式封装
　　Solder Connection 焊接点 （台） 焊点
* x5 G" T- j- z4 X8 U0 W% m: z　　Solder Paste 锡膏 （台） 焊膏
/ H4 i5 F0 ~3 C2 |　　Solder Plug 锡塞 ，锡柱 （台） 焊料堵塞
　　Solder Spread Teat 散锡试验 （台） 焊料扩展试验
　　Solder Webbing 锡网 （台） 网状残锡
　　Soldering 软焊 ，焊接 （台） 软钎焊 ，焊接
2 L! a+ n9 F6 f$ A　　Solid Content 固体含量 ，固形份 ，固形物
　　Solubility Product 溶解度乘积 ，溶解度积　（台）　容度积
　　Splay 斜钻孔 （台） 斜孔
( W* T6 H, N, H2 H" ]7 X　　Spray Coating　喷着涂装 ，喷射涂装 （台） 喷涂
　　Stencil 片膜 （台） 漏板 ，模版
　　Stringing 拖尾 ，牵丝 （台） 带状线
5 O& y( E, q- w" E  U　　Stripper 剥除液 ，剥除器 （台） 剥离液
　　Supported Hole （金属） 支助通孔 （台） 支撑孔
, R9 P6 Q6 x3 B% P　　Surface Mounting Technology 表面贴装技术 （台） 表面安装技术
　　Surge 突流 、突压 （台） 波动
　　Swaged Lead 压扁式引脚 （台） 挤压引线
　　Syringe 挤浆法 ，挤膏法，注浆法 （台） 注射法
　　
! ?4 }1 x( o% Y: v2 L　　T
　　
- U7 L, |: Y  |$ z6 f, r2 D　　Tab 接点 ，金手指 （台） 印制插头
' s+ S& L+ A: @1 g0 q: P( y　　Telegraphing 浮印 ，隐印 （台） 露印
% Q  p+ A/ C- _- t　　Template 模板 （台） 靠模板
　　Tensile Strength 抗拉强度 （台） 拉伸强度 ，抗拉强度
0 E1 ?- G" v) K+ P% O1 A　　Terminal 端子 （台） 端接 （点）
　　Thermal Conductivity 导热率 （台） 热导率
! G/ n9 Y4 N9 l% T　　Thermal Shock Test 热震荡试验 （台） 热冲击试验
　　Thermogravimetric Analysis （TGA） 热重分析法 （台） 热解重量分析法
　　Thermosonic Bonding 热超音波结合 （台） 热声连 （焊）接
! i, K/ o6 Z6 m$ O6 |) U2 w　　Thermount 聚醯胺短织席材 （台） 聚酰胺纤维无纺布
　　Thin Small Outline　Packange　（TSOP） 薄小型积体电路器 （台） 薄小外形封装
% G7 d' y; t5 Y% Q- o7 s9 I　　Thixotropy　抗垂流性 ，摇变性 ，摇溶性 ，静凝性 （台） 触变性
: k! p1 \7 [- i1 \* p1 W　　Tin Indicated 浸镀锡 （台） 浸锡
$ D* G$ W6 L' D  b1 i　　Total Indicated　Runout （TIR） 总体标示偏转值 （台） 指针总读数
　　Touch Up 触修 ，简修 ，小修， （台） 修版
% u$ Q& f1 m( c) N) N　　Transfer Bump　移用式突块 ，转移式突块 （台） 变换凸块
% j1 D1 w0 N5 [/ g2 @9 N. J' f　　Treament ，Trearing 含浸处理 （台） 浸渍
( E/ _, V1 S( V. g% x. q. r* N- ?　　Twist 板翘 、板扭 （台） 扭曲
　　
　　U
% R- Z2 y7 d. V2 J　　
- C2 H1 y, }( _　　Utimate Tensile Strength （UTS）极限抗拉强度 （台） 极限拉伸强度
　　Ultra Violet Curing （UV Curing） 紫外线硬化 （台）紫外线固化
. t) [6 h5 S* W5 c0 r　　Ultrasonic Bonding 超音波结合 （台） 超声连接
3 i' y* F' Z! n4 f( ^  B　　Unbalaned Transmission Line 非平衡式传输线 （台） 非均衡传输线
　　Unsupported Hole 非镀通孔 （台） 非支撑孔
　　Urethane 胺基甲酸乙脂 （台） 氨基甲酸乙酯
　　
　　V
　　
7 D& V7 F; n8 w6 Z; n　　V-Cut V型切槽 （台） V槽切割
7 @5 ]* g8 ^3 F) ^' \+ _5 E　　Vacuum　Evaporation （or Deposition ）真空蒸镀法 （台） 真空镀膜法
- I; ^& ]5 D- l: g1 w' X3 |　　Vacuum Lamination 真空压合 （台） 真空压制
　　Varnish 清漆 ，凡力水 （台） 树脂漆
　　Visual Examination （Inspection） 目视检查 （台） 目检
6 p7 A( y, H+ M. A0 H5 G9 L, @5 O　　Voltage Breakdown （崩）溃电压 （台） 击穿电压
: n8 Z/ n. @% ~3 D0 {　　Voltage Plane Clearance 电压层的空环 （台） 电源层隔离
$ ?/ [" ?, s( c+ t9 s- X　　
　　W
2 V7 o4 m0 N9 i4 \( h$ d7 N' L　　
* o/ B" X) c' v& u　　Waviness 波纹 、波度 （台） 云织
　　Weave Exposure 织纹显露 ；Weave Texture 织纹隐现 （台） 露布纹
' A6 ^$ T& c$ r/ N4 E& {　　Wedge Void　楔形缺口 （破洞） （台） 楔形空洞
7 {; ?1 S4 N- j, X2 d　　Wet Lamination 湿压膜法 （台）湿法贴膜
　　Wetting 沾湿 、沾锡 （台） 焊料润湿
% I) f% I, p3 d, G+ E3 l% y　　Wicking 灯芯效应 （台） 芯吸
　　Wire Bonding 打线结合 （台） 金属丝连接
9 U0 |5 B1 q' c, ^+ X3 z! H  {　　Working Master 工作母片 （台） 工作原版
; D' k( O- u& N　　Wrinkle　皱褶 ，皱纹 （台） 皱褶
' F/ S9 H; u) x! z7 i" w; d( Y5 L　　
　　Z
　　
" _) x8 i* f) L$ D　　Zigzag Inline Package （ZIP） 链齿状双排脚封装件 （台） 弯曲式直插封装
/ M4 N9 L( s, u　　
2 v3 P( q5 x3 @- i　　来源：SMTLover
　　
　　线路板（PCB）常用度量衡单位术语换算
: [7 ~9 D) ]5 l; D7 h9 L　　
( m/ Z! e; t2 _! p3 s5 ]　　
# e; i# v  L4 L* Z7 K; _! A　　1英尺=12英寸
$ e4 ^0 G* y  ?/ X& i- v　　
　　1英寸inch=1000密尔mil
　　
　　1mil=25.4um
' i3 L- T( r" l( t　　
　　1mil=1000uin mil密耳有时也成英丝
3 v2 F6 {  }& q! m+ l% c　　
　　1um=40uin（有些公司称微英寸为麦，其实是微英寸）
　　
　　1OZ=28.35克/平方英尺=35微米
　　
& Q4 d5 i% m/ D. R　　H=18微米
　　
　　4mil/4mil=0.1mm/0.1mm线宽线距
! P! M5 A3 K6 M" {5 A" X/ F; Z　　
" r# M+ g) _& ~6 W; h　　1ASD=1安培/平方分米=10.76安培/平方英尺
　　
　　1AM=1安培分钟=60库仑 主要用于贵金属电镀如镀金
) }+ |0 ?" M# J3 F　　
　　1平方分米=10.76平方英尺
) A! ~  w) F5 H7 ~　　
　　1盎司=28.35克,此为英制单位
$ v8 p( Y" C7 \' ~- Q8 S　　
　　1加仑(英制)=4.5升
0 z9 W" k( o& Z" h$ P+ K! d5 D1 t　　
　　1加仑美制=3.785升
　　
; t. Q1 ]8 v5 s2 E, w% |　　1KHA=1000安小时
# [2 [4 m5 i: ]# v$ I% e　　
4 y, M/ u/ B! f# b! T% I/ q　　1安培小时=3600库仑
　　
2 k1 e9 ^: r' I& D4 U' _　　比重
　　
　　波美度=145-145/比重SG.
　　
3 b2 y4 G. T- f* T+ q　　SG.比重（克/立方厘米）=145/（145-波美度)
5 e# M. Q7 \/ Y* L+ n　　
　　模具设计术语
) D4 k4 y" I8 R, ?; j( U　　
　　
% ]9 m- R6 s& A' S　　上极点
8 Y1 s3 }5 @' P7 a- g0 c" K, h　　上极点是压力机滑块上下运动的上端终点。
　　
　　下极点
8 k+ [" i4 q5 c) n% U8 B　　下极点是压力机滑块上下运动的下端终点。
0 s3 h1 C$ ]$ C4 y) S, K) f　　
( X. E/ K; E8 S2 S& ~　　毛刺
　　毛刺是冲裁后冲件断面边缘锋利的凸起。
) k- a( P5 Y8 N7 R1 i　　
& p! Z# w# D# u: ?　　毛刺面
　　毛刺面是边缘有毛刺的冲裁件平面。对于落料，毛刺面是接触凸模的平面；对于冲孔，
　　毛刺面是接触凹模的平面。
* ~( u& X# |2 u/ y; d1 }　　
1 h- B/ J. h7 `5 ^0 u1 G) ~　　毛面
　　毛面是冲裁件被撕裂的毛糙的断面）。
　　
1 S+ u; J& M2 J0 Z+ x, n　　中性层
) U  r8 A* i& c　　中性层是指弯曲的冲件中应变为零的一层材料。
1 w/ y- y" S" e1 }2 u9 s　　
- A" D" r9 v; X0 u2 i6 P# b0 Z　　突耳
7 n/ ?2 L# q9 |+ X; p' t　　突耳是拉深件上口边缘的耳形突起。
  S7 ~0 L8 k: u  J5 C　　
　　中性层系数
　　中性层系数是用以确定中性层位置的系统。
$ y& C4 p9 y$ F, Z  G　　
6 i% C* Y8 B+ ~　　双面间隙
　　双面间隙是从一侧至对面另一侧的间隙或两侧空隙之和（。参阅"间隙"。
　　
5 x+ n, }6 o* a　　
　　出件装置
. E7 |5 s# \! B# N$ U　　出件装置是使已冲过的工（序）件从模具中外出的装置。
　　
　　正回弹
! r1 }/ B1 C9 T; [/ u' q( }　　正回弹是成形冲件从模具中取出后曲率半径增大的回弹，或冲裁件从模具中逸出后材料实体增大的回弹。
　　参阅"回单"。
$ N$ F0 t: a/ `" k3 z' Q. c; r- _　　
9 x% w+ c$ [! ]% G　　冲件
　　冲件是坯料经过一道或多道冲压工序后的统称，也就是工序件和工件的统称。
　　
9 S$ ]9 }6 S6 C" l" i6 W; {　　光面
　　光面是冲裁件被切出的光亮断面。
　　
. j& `# V% _& V* q2 {　　回弹
　　回弹有两种，一种是成形冲件从模具内取出后的尺寸与模具相应尺寸的差值。对于弯曲件，
. |* t$ Z' H6 x; c3 M　　一般以角度差或半径差表示。另一种是从模具中逸出的冲裁件外形尺寸与凹模相应尺寸的差值
　　或内形尺寸与凸模相应尺寸的差值。
7 f6 [  S' S+ h' ^$ H　　
5 y8 \$ Q6 I% P, }' ^& a　　闭合高度闭
　　闭合高度是冲模在工作位置下极点时上模座上平面或下模座平面的距离。
/ [# Z0 O. r$ A$ Z  L　　
　　行程
0 P& ?. L; @1 b* c　　行程是压力机滑块上下运动两端终点间的距离。习惯上把压力机滑块的上下运动也称为行程，如"行程向下"、
　　"行程向上"、"每分钟行程次数"等等。
　　
　　负回弹
4 M8 }; Z" E# w1 ~! o3 X$ F　　负回弹是成形冲件从模具中取出后曲率半径减小的回弹，或冲裁件从模具中逸出后材料实体缩小的回弹。
$ l; b% }4 H0 H# P　　参阅"回弹"。
　　
( n& F. X) F% J& J) ]% \3 T　　夹持送料装置
　　夹持送料装置是利用机械、气压或液压机的夹紧、放松和往复动作将原材料送入冲模的装置。
　　
　　寿命
　　寿命是指冲模每修磨一次能冲压的次数或模具报废前能冲压的次数。前者称为刃磨寿命，后者称为总寿命。
　　
: L: @' }5 \8 `: v5 j! g( O- Y7 [　　步距
3 Y! e8 s% S. }$ S& h　　步距是可用于多次冲压的原材料每次送进的距离。
　　
　　间隙
6 g7 G+ [, D: e- f/ b$ E/ d4 o　　间隙是相互配合的凸模和凹模相应尺寸的差值或其间的空隙。
" k* x0 s6 q0 q+ k　　
! S" a; e) x1 n/ p; g/ x& ?' B　　单面间隙
　　单面间隙是从中心至一侧的间隙或一侧的空隙。参阅"间隙"。
) R3 W- O. A5 q　　
- q- J) Q2 Q8 q9 X5 I: X9 B8 D　　坯料
　　坯料是未经过冲压的，大多只用于一次冲压的原材料。坯料有时称为毛坯或毛料。
　　
　　卷料
　　卷料是可用于多次冲压的成卷原材料。
& [1 W$ Z! r% s7 l2 y　　
　　板料
1 j: n8 e. I' Q　　板料是可用于多次冲压的板状原材料。
　　
- y) x" ^% e! L% P4 E　　条料
　　条料是可用于多次冲压的条状原材料。
　　
　　拉痕
3 b6 L) E) B+ N! k, t5 ~% l5 v　　拉痕是冲件在成形过程中，材料表面与模具工作面的摩擦印痕。
　　
+ N8 X, [6 m  k  i- F$ C* |. \　　拉深比
$ j: w& Q# g* n) ^& \　　拉深比是拉深系数的倒数。参阅"拉深系数"。
　　
　　拉深系数
4 G- |) E: k1 N　　拉深系数是本工序圆筒形拉深件直径与前工序拉深件直径的比值。对于第一道拉深，
　　拉深系数是拉深件直径与展开直径的比值。
　　
4 M+ @/ n8 k* Y7 Y2 b　　突耳
　　突耳是拉深件上口边缘的耳形突起。
% g5 S  E5 A4 u4 i0 \4 O$ |. \　　
3 A) f- ?2 |* b( D0 Q8 x　　送料
　　送料是将原材料送入模具以供冲压。
7 Q$ K8 a' w2 C5 P& p　　
9 u& b+ g7 }) ^: i4 F& Q2 _　　送料装置
/ {" l5 s6 o5 y　　送料装置是将原材料送入模具的装置。常见的送料装置有滚轴式、夹持式、钩式等，参阅有关名词。
　　
4 s0 x/ E4 ~/ P6 i# s　　料斗
　　料斗是带有使成形冲件自动定向送出机构的斗形容器。
　　
& ^- i' d+ v: s　　弯曲半径
2 J5 f- t# \5 }- u) [1 j% Z　　弯曲半径是冲件弯曲处的内半径。
# ^4 O; [; M$ y# N5 K2 K　　
　　展开图
　　展开图是与成形冲件相对应的平面工序件图形。
) n) s! U! n# g; s) a4 u- ?　　
0 c; P" I3 [1 _5 S% X, B( v. }　　展开尺寸
　　展开尺寸是与成形冲件尺寸相对应的平面工序件尺寸。
: |5 {. X# t7 v9 s　　
　　起拱
　　起拱是冲件表面产生拱形不平的现象名称。
　　
9 A; _" k5 D: [5 z8 ^. p　　起皱
9 Y# Z8 ^  P) t/ w　　起皱是拉深件凸缘产生波浪形皱裥的现象名称。
/ B+ D! r" G6 }4 Z; [8 [　　
5 r' c# W) X3 ?! w- c　　料槽
# {# x5 b. J% _3 \! k  ^, Y" _　　料槽是使冲件顺序进入或离开模具的槽形通道。
　　
　　钩式送料装置
2 Q4 X, U/ d* A6 E5 D6 S　　钩式送料装置是利用往复运动的钩子伸入孔内带动原材料送入冲模的装置。
　　
　　理件
　　理件是将冲件（绝大多数为冲裁件）理齐堆叠。
　　
　　理件装置
　　理件装置是将冲件理齐堆叠的装置。
4 d9 P; u/ L5 D- U. I　　
　　排样
　　排样是完成排样图的冲模设计过程。有时也把排样图简称为排样。参阅"排样图"。
　　排样图排样图是描述冲件在条（带、卷）料上逐步形成的过程，最终占有的位置和相邻冲件间关系的布局图。
　　
2 f" X) R9 C1 E9 m# Y% S! N" M　　粘模
　　粘模是冲模工作表面与冲件材料粘合的现象名称。
　　
$ h- o5 F4 F3 B$ w7 y" {& H  ~　　崩刃
: s4 i4 Q+ j" g+ V! e3 z( X　　崩刃是凸模或凹模刃口小块剥落的现象名称。
1 V! b' ^3 P! s4 A% m, M  Z& l4 _  W　　
　　最小弯曲半径
　　最小弯曲半径是指能成功地进行弯曲的最小的弯曲半径。参阅"弯曲半径"。
　　
　　搭边
　　搭边是排样图中相邻冲件轮廓间的最小距离，或冲件轮廓与条料边缘的最小距离。
5 Q# d1 n0 Q1 Y3 v　　
  e8 a) z* t% S8 i" ~8 ~5 s　　塌角
　　塌角有两个含义，一个是指冲裁件外缘近凹模面或内缘近凸模面呈圆角的现象，
　　另一是指冲裁件断面呈塌角现象部分的高度hg。
0 d9 E4 C$ I6 n1 G) U, \　　
0 @  y2 t1 Q5 ?% ~* [, v- U' y0 D　　塌角面
　　塌角面是边缘呈塌角的冲裁件平面，即毛刺面的对面。参阅"毛刺面"。
　　
" [. c" y6 l7 o) m! o' U0 ]- j　　试模
" ]6 s) t/ I6 ^7 Y　　试模是指模具装配完成后进行的试验性冲压，以考核模具性能及冲件质量。
　　
" b& N/ [! C( m) H4 F# _　　滚轴送料装置
0 ?$ J3 U6 x# E# i　　滚轴送料装置是利用成对滚轴将原材料夹紧并送入冲模的装置。材料的送进是通过滚轴的周期性旋转完成的。
2 x7 V2 s3 _1 T9 {* K　　
　　PCB外观及功能性测试相关术语
　　
+ i, s& V! j+ B　　
. d7 [+ g- r; D/ _- X　　
2 y3 _3 d0 u: o5 j6 e# d/ u　　1.综合词汇
7 I* v/ c! L2 K! w* E　　
　　1.1 as received 验收态
　　提交验收的产品尚未经受任何条件处理,在正常大气条件下机械试验时阿状态
. C8 E$ {# k( p9 }# P* ~$ F　　
　　1.2 production board 成品板
　　符合设计图纸,有关规范和采购要求的,并按一个生产批生产出来的任何一块印制板
8 H  K5 H# D) C  Q+ K　　1.3 test board 测试板
1 o7 @( w8 @$ [! f　　用相同工艺生产的,用来确定一批印制板可接受性的一种印制板.它能代表该批印制板的质量
4 ?1 r# ]* X: I　　
  [& R$ E/ K" H　　1.4 test pattern 测试图形
% i3 E) X9 W, p  t4 C8 V　　用来完成一种测试用的导电图形.图形可以是生产板上的一部分导电图形或特殊设计的专用测试图形,
0 Y" U6 x8 ~$ j# g2 d% |7 z. A　　这种测试图形可以放在附连测试板上液可以放在单独的测试板上(coupon)
　　
　　1.5 composite test pattern 综合测试图形
　　两种或两种以上不同测试图形的结合,通常放在测试板上
　　
　　1.6 quality conformance test circuit 质量一致性检验电路
　　在制板内包含的一套完整的测试图形,用来确定在制板上的印制板质量的可接受性
　　
　　1.7 test coupon 附连测试板
7 ]/ Q6 I; O, a  j　　质量一致性检验电路的一部分图形,用于规定的验收检验或一组相关的试验
　　
　　1.8storage life 储存期
, j- v# P( c* b4 a6 h4 F: z　　
6 n/ @5 ]/ G2 }# d' b( M* i5 h' Z7 |　　
# t- i  z" _5 E" f　　2外观和尺寸
　　
/ u# H& x/ P$ l( b. {3 p　　2.1 visual examination 目检
　　用肉眼或按规定的放大倍数对物理特征进行的检查
　　
　　2.2 blister 起泡
　　基材的层间或基材与导电箔之间,基材与保护性涂层间产生局部膨胀而引起局部分 离的现象.它是分层的一种形式
% K+ n+ ~: r6 o' v　　
　　2.3 blow hole 气孔
　　由于排气而产生的孔洞
# J$ o/ g6 J2 H4 [# A　　
　　2.4 bulge 凸起
3 x) ]8 Z5 ]) y0 G　　由于内部分层或纤维与树脂分离而造成印制板或覆箔板表面隆起的现象
　　
　　2.5 circumferential separation 环形断裂
2 p9 i4 u) c6 E5 {2 _! [　　一种裂缝或空洞.它存在于围绕镀覆孔四周的镀层内,或围绕引线的焊点内,或围绕空心铆钉的焊点内,或在焊点和连接盘的界面处
　　
　　2.6 cracking 裂缝
) }& |* o) F5 E$ {, Z　　金属或非金属层的一种破损现象,它可能一直延伸到底面.
　　
5 ^, q* k1 D! b/ Y  q: f  |　　2.7 crazing 微裂纹
　　存在于基材内的一种现象,在织物交织处,玻璃纤维与树脂分离的现象.表现为基材表面下出现相连的白色斑点或十字纹,
2 N" a, Q* a+ K& L　　通常与机械应力有关
　　
) l% J  V1 Z/ G/ M- U) W% m　　2.8 measling 白斑
# v( }4 H) x2 i2 U) m. E, g, ?　　发生在基材内部的,在织物交织处,玻璃纤维与树脂分离的现象,表现位在基材表面下出现分散的白色斑点或十字纹,
3 c# }8 N6 O: u4 o. u& V　　通常与热应力有关
- d0 R$ `) m, x0 f, \+ Z　　
　　2.9 crazing of conformal coating 敷形涂层微裂纹
  D9 \) Q/ [0 }8 V# j　　敷形涂层表面和内部呈现的细微网状裂纹
5 X* B* S0 R& B/ q/ T　　
　　2.10 delamination 分层
　　绝缘基材的层间,绝缘基材与导电箔或多层板内任何层间分离的现象
　　
3 r8 k: \/ f1 j& J% [1 U- \' O5 S　　2.11 dent 压痕
　　导电箔表面未明显减少其厚度的平滑凹陷
　　
6 g1 ~1 s, n; g! q2 \$ f　　2.12 estraneous copper 残余铜
　　化学处理后基材上残留的不需要的铜
　　
2 [( }, Y9 i/ P2 d6 W3 A7 g  m　　2.13 fibre exposure 露纤维
　　基材因机械加工或擦伤或化学侵蚀而露出增强纤维的现象
/ ]9 d7 R3 Z' [6 e　　
　　2.14 weave exposure 露织物
' K9 F: h, S6 r　　基材表面的一种状况,即基材中未断裂的编织玻璃纤维未完全被树脂覆盖
, z) ?; g5 |7 M: j5 ?5 x' r　　
4 Q; Q/ O8 e5 l8 A4 {　　2.15 weave texture 显布纹
, \8 d" ?0 z1 G9 }" K　　基材表面的一种状况,即基材中编织玻璃布的纤维未断裂,并被树脂完全覆盖,但在表面显出玻璃布的编组花纹
　　
　　2.16 wrinkle 邹摺
　　覆箔表面的折痕或皱纹
　　
　　2.17 haloing 晕圈
　　由于机械加工引起的基材表面上或表面下的破坏或分层现象.通常表现为在孔周围或其它机械加工部位的周围呈现泛白区域
　　
　　2.18 hole breakout 孔破
　　连接盘未完全包围孔的现象
　　
　　2.19 flare 锥口孔
+ b: ~' V: G% R3 u2 g+ d　　在冲孔工程师中,冲头退出面的基材上形成的锥形孔
3 K5 c& |1 U3 B6 o2 l　　
0 Q6 m3 |3 b0 a0 a$ }3 U　　2.20 splay 斜孔
8 S' }+ k" H/ f8 O　　旋转钻头出偏心,不圆或不垂直的孔
! L8 S& g: t( U' N- [  G　　
! Z' F' N9 O. j$ C　　2.21 void 空洞
　　局部区域缺少物质
　　
! a8 G6 u6 H0 d. }3 z) `1 m5 q# i　　2.22 hole void 孔壁空洞
　　在镀覆孔的金属镀层内裸露基材的洞
　　
　　2.23 inclusion 夹杂物
　　夹裹在基材,导线层,镀层涂覆层或焊点内的外来微粒
　　
　　2.24 lifted land 连接盘起翘
/ }. ~1 |4 v! w# E* p* ?3 v　　连接盘从基材上翘起或分离的现象,不管树脂是否跟连接盘翘起
　　
　　2.25 nail heading 钉头
　　多层板中由于钻孔造成的内层导线上铜箔沿孔壁张的现象
: S6 ~# t# W" h# \6 x3 K$ n! r, o　　
4 R8 V1 e1 D9 V* Z　　2.26 nick 缺口
! D4 }9 N4 N) Y, o6 p5 u# F9 ~# W　　
　　2.27 nodule 结瘤
! ]% t8 }: w! W　　凸出于镀层表面的形状不规则的块状物或小瘤状物
$ s/ h# }3 l: {　　
　　2.28 pin hole 针孔
　　完全穿透一层金属的小孔
　　
　　2.30 resin recession 树脂凹缩
　　在镀覆孔孔壁与钻孔孔壁之间存在的空洞,可以从经受高温后的印制板镀覆孔显微切片中看到
8 c! q) U5 n" O* T7 M2 @3 O　　
* R5 U  J) r" o4 h* C　　2.31 scratch 划痕
. b" s' h" H( ^　　
　　2.32 bump 凸瘤
6 Z7 M3 x# w" Q  T8 s9 u) }　　导电箔表面的突起物
) F& g) e: p! C' `7 V# k　　
- V, _8 ^8 i5 [7 i8 ^8 ]　　2.33 conductor thickness 导线厚度
　　
# y' m9 H6 x% g8 V2 y* W4 s  t4 z　　2.34 minimum annular ring 最小环宽
　　
, X! V5 v+ j9 m" K" Y2 \　　2.35 registration 重合度
: `0 T- u/ f1 o$ `  D: w% C  ]　　印制板上的图形,孔或其它特征的位置与规定的位置的一致性
. C8 D0 }; p( \- G# d9 F& }, A　　
　　2.36 base material thickness 基材厚度
( V7 S# Y4 l  A+ z/ q) H　　
) c6 |- z% N6 r# `! `　　2.37 metal-clad laminate thickness 覆箔板厚度
　　
　　2.38 resin starved area 缺胶区
' R, k) @6 B2 y9 V/ M8 }' `- p　　层压板中由于树脂不足,未能完全浸润增强材料的部分.表现为光泽差,表面未完全被树脂覆盖或露出纤维
　　
" d: J' ^7 j: a/ x+ ?　　2.39 resin rich area 富胶区
　　层压板表面无增强材料处树脂明显变厚的部分,即有树脂而无增强材料的区域
/ H1 l, [' a  t3 Q　　
　　2.40 gelation particle 胶化颗粒
) g* M- u, L# X5 A, e) v　　层压板中已固化的,通常是半透明的微粒
　　
- r" s6 P0 q& G" Y　　2.41 treatment transfer 处理物转移
0 {0 B) n" f1 X1 r　　铜箔处理层(氧化物)转移到基材上的现象,表面铜箔被蚀刻掉后,残留在基材表面的黑色.褐色,或红色痕迹
" |4 q* Z. _0 x; W# t: x- n　　
; t8 T* V% C) M6 b& w# \5 f% |/ I　　2.42 printed board thickness 印制板厚度
　　基材和覆盖在基材上的导电材料(包括镀层)的总厚度
　　
2 n, m$ m" g+ l% A7 R& u　　2.43 total board thickness 印制板总厚度
1 I) w% `1 p" T: E; d% U　　印制板包括电镀层和电镀层以及与印制板形成一个整体的其它涂覆层的厚度
. ~; ~6 j( D7 J　　
　　2.44 rectangularity 垂直度
- e" L% }6 M0 a4 K. n　　矩形板的角与90度的偏移度
! L8 m3 P. ]/ S; W8 |8 @; ]　　
& m; E" _1 ]2 {0 B, |7 O! m　　
　　3.电性能
6 p( P7 L" O  h8 z  V0 w6 G( r; Y7 O6 ]　　
　　3.1 contact resistance 接触电阻
  O+ D- c) D6 x0 H/ y# B: K7 I　　在规定条件下测得的接触界面处的经受表面电阻
　　
　　3.2 surface resistance 表面电阻
5 H$ ~8 d- c# k2 Q　　在绝缘体的同一表面上的两电极之间的直流电压除以该两电极间形成的稳态表面电流所得的商
　　
$ b, v; V+ V- d' |8 `- {; O　　3.3 surface resistivity 表面电阻率
  ~; K. o6 k" r6 Q* d2 d　　在绝缘体表面的直流电场强度除以电流密度所得的商
8 Q! b- z- H9 `# R  n+ h　　
　　3.4 volume resistance 体积电阻
6 S  g' E( Q; n3 \3 R　　加在试样的相对两表面的两电极间的直流电压除以该两电极之间形成的稳态表面电流所得的商
　　
! E% L2 V0 i3 P7 I# }5 c　　3.5 volume resistivity 体积电阻率
* t. M1 i1 b# m; n! d　　在试样内的直流电场强度除以稳态电流密度所得的商
& W/ [1 z4 J( J' k# Z4 G0 z" B8 C　　
　　3.6 dielectric constant 介电常数
　　规定形状电极之间填充电介质获得的电容量与相同电极间为真空时的电容量之比
　　
4 a8 L. w) M8 J' r　　3.7 dielectric dissipation factor 损耗因数
! |! S8 L4 l, I( h　　对电介质施加正弦波电压时,通过介质的电流相量超前与电压相量间的相角的余角称为损耗角.该损耗角的正切值称为损耗因数
　　
$ t& l5 r4 }$ L1 B8 J, ~! ^8 B　　3.8 Q factor 品质因数
9 a$ J0 p5 \/ f! ?3 i; Z9 j+ t& s( F. `　　评定电介质电气性能的一种量.其值等于介质损耗因数的倒数
　　
　　3.9 dielectric strength 介电强度
　　单位厚度绝缘材料在击穿之前能够承受的最高电压
# ?, ^# D9 O5 O% N　　
! \/ T4 l. X& z3 d) S6 B+ f, ]　　3.10 dielectric breakdown 介电击穿
' l, l9 P: r+ B" Y　　绝缘材料在电场作用下完全丧失绝缘性能的现象
　　
　　3.11 comparative tracking index 相比起痕指数
5 L4 d4 Z5 L/ C4 w' W4 ~! m　　绝缘材料在电场和电解液联合作用下,其表面能够承受50滴电解液而没有形成电痕的最大电压
2 n" s& P/ R& `3 z　　
  k$ M. E! u3 Q; G' `　　3.12 arc resistance 耐电弧性
& X2 a, z) u9 M& B  r2 k+ |　　在规定试验条件下,绝缘材料耐受沿其表面的电弧作用的能力.通常用电弧在材料表面引起碳化至表面导电所需时间
　　
" o1 H  [! `% ]/ _7 [5 R　　3.13 dielectric withstanding voltage 耐电压
9 @6 l6 b6 f6 L  E　　绝缘没有破坏也没有传导电流时的绝缘体所能承受的电压
' P2 R5 k: F( d$ z" g, c　　
  M1 u# ^5 p9 X2 U+ J9 q: v　　3.14 surface corrosion test 表面腐蚀试验
' I% e2 F$ y8 D: w$ q　　确定蚀刻的导电图形在极化电压和高湿条件下,有无电解腐蚀现象的试验
& l- F, W/ H/ ]; x  ]" ?9 b! w　　
　　3.15 electrolytic corrosion test at edge 边缘腐蚀试验
　　确定在极化电压和高湿条件下,基材是否有引起与其接触的金属部件发生腐蚀现象的试验
( k$ Y. N$ I$ B( B8 t　　
2 L' j3 `$ X9 {2 @　　
5 k, p. m9 D4 d; [　　4非电性能
$ ~8 T, e+ W0 p6 a$ U' ]+ a2 u　　
　　4.1 bond strength 粘合强度
  F6 N/ p, `5 H$ B' n$ y　　使印制板或层压板相邻层分开时每单位面积上所需要的垂直于板面的力
! z, V9 J2 d& _* M& \4 d" V8 G0 e　　
　　4.2 pull off strength 拉出强度
　　沿轴向施加负荷或拉伸时,使连接盘与基材分离所需的力
/ V: q4 t, _; q+ r+ S4 l　　
　　4.3 pullout strength 拉离强度
7 w6 n6 Q. f+ U　　沿轴向施加拉力或负荷时,使镀覆孔的金属层与基材分离所需的力
4 O4 V9 u% w' _8 B　　
　　4.5 peel strength 剥离强度
1 P  U6 B" I9 L# I+ z2 `6 L　　从覆箔板或印制板上剥离单位宽度的导线或金属箔所需的垂直于板面的力
/ W5 H3 \  n# ^) z$ }  O) a  s　　
　　4.6 bow 弓曲
　　层压板或印制板对于平面的一种形变.它可用圆柱面或球面的曲率来粗略表示.如果是矩形板,则弓曲时它的四个角都位于同一平面
, K4 G! E2 A9 T　　
　　4.7 twist 扭曲
7 [6 Y! y6 m9 o+ k' ?5 ?$ r　　矩形板平面的一种形变.它的一个角不在包含其它三个角所在的平面内
* f1 z4 V/ {& N0 ]) j　　
　　4.8 camber 弯度
+ h6 t6 Z* i6 r　　挠性板或扁平电缆的平面偏离直线的程度
　　
" f8 e/ M! D# Q$ f$ J　　4.9 coefficient of thermal expansion 热膨胀系数(CTE)
  _4 W1 o9 a. \( {) f　　每单位温度变化引起材料尺寸的线性变化
　　
　　4.10 thermal conductivity 热导率
( }$ Y/ K8 ^  d& q1 z　　单位时间内,单位温度梯度下,垂直流过单位面积和单位距离的热量
　　
　　4.11 dimensional stability 尺寸稳定性
- r& d# a. Y+ I/ W7 Q% _& x$ f' F　　由温度,湿度化学处理,老化或应力等因素引起尺寸变化的量度
9 S$ g9 N4 V4 C- {# e  |2 S　　
: L# i3 u( k/ G5 A: x5 O　　4.12 solderability 可焊性
1 v1 G+ ]7 ~8 m　　金属表面被熔融焊料浸润的能力
　　
　　4.13 wetting 焊料浸润
# I! I: u# a' S3 Z+ q' ]6 D, G　　熔融焊料涂覆在基底孔金属上形成相当均匀,光滑连续的焊料薄膜
　　
2 x4 {2 m  O( n5 P% ~) D) X　　4.14 dewetting 半润湿
) V8 x* f% E& |0 Z0 @　　熔融焊料覆在基底金属表面后,焊料回缩,遗留下不规则的焊料疙瘩,但不露基底金属
　　
　　4.15 nowetting 不润湿
, Z' A, l) d' |0 e- m! R$ H* O9 I　　熔融焊料与金属表面接触,只有部分附着于表面,仍裸露基底金属的现象
; H8 z* t- R4 A　　
- B, W/ J* l( _, g8 D) J6 M- m/ M　　4.16 ionizable contaminant 离子污染
　　加工过程中残留的能以自由离子形成能溶于水的极性化合物,列如助焊剂的活性剂,指纹,蚀刻液或电镀液等,
　　当这些污染溶于水时,使水的电阻率下降
　　
1 ~4 B! v( w, h( H5 t　　4.17 microsectioning 显微剖切
　　为了材料的金象检查,事先制备试样的方法.通常采用截面剖切,然后灌胶,研磨,抛光,蚀刻,染色等制成
6 ^3 q( v9 ]) E　　
　　4.18 plated through hole structure test 镀覆孔的结构检验
8 B3 r" U* p  l% x) D) R; x9 b　　将印制板的基材溶解后,对金属导线和镀覆孔进行的目检
　　
　　4.19 solder float test 浮焊试验
　　在规定温度下将试样浮在熔融焊料表面保持规定时间,检验试样承受热冲击和高温作用的能力
　　
　　4.20 machinability 机械加工性
　　覆箔板经受钻,锯,冲,剪等机加工而不发生开列,破碎或其它损伤的能力
- J) A) k# J6 Z% B; d3 `) I3 J  p　　
5 }, H1 l: i" |; K: U* ~# [4 j2 F　　4.21 heat resistance 耐热性
0 B7 F% x# A) @2 e　　覆箔板试样置于规定温度的烘箱中经受规定的时间而不起泡的能力
　　
# c' F* n, L' W* n/ A7 d" N　　4.22 hot strength retention 热态强度保留率
- W3 w' R3 j9 y+ ^3 e　　层压板在热态时具有的强度与其在常态时强度的百分率
　　
! a& x) B% v% T0 N$ F; l　　4.23 flexural strength 弯曲强度
　　材料在弯曲负荷下达到规定挠度时或破裂时所能承受的最大应力
　　
　　4.24 tensile strength 拉伸强度
% ^) v; q. l1 b# R1 `0 i, F' N# d　　在规定的试验条件下,在试样上施加拉伸负荷断裂时所能承受的最大拉伸应力
% I4 O. r3 T# t$ D" Q; R5 l　　
　　4.25 elongation 伸长率
　　试样在拉伸负荷下断裂时,试样有效部分标线间距离的增量与初始标线距离之比的百分率
　　
6 M+ n' B; E/ u+ o　　4.26 tensile modules of elasticity 拉伸弹性模量
* S+ ?6 V! u# ^+ z　　在弹性极限范围内,材料所受拉伸应力与材料产生的相应应变之比
; M& B, A% }( u0 e6 l　　
5 o/ x3 x( p: N, \5 R$ H　　4.27 shear strength 剪切强度
　　材料在剪切应力作用下断裂时单位面积所承受的最大应力
* U- N8 l2 U8 q  ]　　
: }# B# E( C2 ~7 L/ L- V　　4.28 tear strength 撕裂强度
　　使塑料薄膜裂开为两部分时所需之力.试样为无切缝规定形状的称为初始撕裂强度,试样有切缝的称为扩展撕裂强度
% l( P0 R1 U* R& P" J　　
1 o) G2 I1 [* t+ R1 A　　4.29 cold flow 冷流
　　在工作范围内,非刚性材料在持续载荷下发生的形变
　　
　　4.30 flammability 可燃性
& a; s# h/ d1 Q# f# @* I8 i　　在规定试验条件下,材料有焰燃烧的能力.广义而言,包含材料的易着火性和可继续燃烧性
　　
! Y5 D0 |3 _$ c) a3 i% t' g　　4.31 flaming combustion 有焰燃烧
+ N( H9 r: k1 ]' Q4 o  a　　试样在气相时的发光燃烧
　　
　　4.32 glowing combustion 灼热燃烧
; x- V8 ^6 K* W+ L0 m' n' n2 V　　试样不发生火焰的燃烧,但燃烧区表面可发触电可见光
5 |4 C3 v, J( j) h　　
　　4.33 self extinguishing 自熄性
　　在规定试验条件下,材料在着火点火源撤离后停止燃烧的特性
　　
  Q+ T# [2 L: }( @7 G　　4.34 oxygen index (OI)氧指数
　　在规定条件下,试样在氧氮混合气流中,维持有焰燃烧所需的最低氧浓度.以氧所占的体积百分率表示
　　
　　4.35 glass transition temperature 玻璃化温度
; v$ O" i) ^+ }, z% p+ s　　非晶态聚合物从玻璃脆性状态转化为粘流态或高弹态时的温度
) B0 H, }% P; X! a　　
+ p' S/ f$ t4 u% d& w# @) Q5 y& n　　4.36 temperature index (TI)温度指数
# {" F* }+ y- s　　对应于绝缘材料热寿命图上给定时间(通常为20000小时)的摄氏度值
　　
　　4.37 fungus resistance 防霉性
　　材料对霉菌的抵抗能力
　　
2 f: i2 i( n  ?: `/ v　　4.38 chemical resistance 耐化学性
　　材料对酸碱盐溶剂及其蒸汽等化学物质的作用的抵抗能力.表现为材料的重量,尺寸,外观等机械性能等的变化程度
　　
* t/ K' M' ^( V, g2 z　　4.39 differential scanning caborimetry 差示扫描量热法
　　在程序控制温度下,测量输入到物质和参比物的功率差和温度的关系的技术
　　
　　4.40 thermal mechanical analysis 热机分板
　　在程序控制温度下,测得物质在非振动负荷下的形变与温度的关系的技术
       5.预浸材料和涂胶薄膜
　　
! \# ~# A: O" \8 e1 V: A　　5.1 volatile content 挥发物含量
, V% h5 D, c- ?7 E5 j: l+ l$ }; T+ {　　预浸材料或涂胶薄膜材料中可挥发性物质的含量,用试样中挥发物的质量与试样原始质量的百分率表示
　　
% [6 v6 e/ Z/ A& H' q" ?  F　　5.2 resin content 树脂含量
　　层压板或预浸材料中树脂的含量,用试样中树脂的质量与试样原始质量的百分率表示
　　
1 m0 f* A+ p+ L! u4 r; N　　5.3 resin flow 树脂流动率
: m) d( F  L8 A- p$ I9 ]　　预浸材料或B阶涂胶薄膜因受压而流动的性能
7 d5 G. o0 ~4 |　　
　　5.4 gel time 胶凝时间
. G( Z: z* ~( b! g5 R　　预浸材料或B阶树脂,在热的作用下从固态经液体再到固态所需的时间,以秒为单位
　　
! A" p# Z4 k, ~1 a　　5.5 tack time 粘性时间
& X9 q/ T' M$ x( i　　预浸材料在预定的温度受热时,由受热开始到树脂熔化并达到足以连续拉丝的粘度所需的时间
　　
　　5.6 prepreg cured thickness 预浸材料固化厚度
/ |8 {/ @0 l% Y  T- f　　预浸材料在规定的温度,压力试验条件下,压制成层压板计算得出的平均单张厚度
' V. K- L5 y, ~4 }　　
+ R, w, I( y- k+ i& N　　字母检索mentor公司Layout术语词汇解析
" k# A( \* j3 v　　A
$ z5 g9 q, b  g4 b9 s5 b　　
　　A flag
  B5 _) t5 ~5 g4 F2 e4 P; o　　标记
% ~7 S1 ]6 }  M, h& C; E　　指定的标记。
　　创建后，靠近符号名称的地方，字母A出现在PACKAGE元件摘要窗口和符号编辑窗口的标志行里。字母A代表PACKAGE分配该符号到一个部件编码，并且检查过该分配，不需要再创建该符号。
# p4 V* G, D: K0 g7 z0 `* e6 _　　
　　abrasive trim
2 i+ t' q5 R9 [　　研磨修整
　　一个混合台术语，使用定向空气研磨剂在电阻器开槽，上调一个薄膜电阻的值。厚膜混合电路制造工艺可以使用空气研磨剂修整。
7 p# S% q6 }7 W8 Y1 ?. m　　
　　absolute coordinate system
　　绝对坐标系
! f5 l( j% Z3 n$ r　　一个关于笛卡尔坐标系的热分析术语，用来输入点位置。在自动热分析里，这些坐标是两条直线之间的距离。原点和绝对坐标系的方向是固定的,从而为geometry位置、元件插入、编辑操作和其他坐标系的操作充当一个永久的参考点。参见三角坐标系和极坐标系。
/ j9 J# [$ }& i$ V# @' l/ t　　
: s0 Y: o9 B# U* L9 N4 }　　active geometry
( x5 }. n% C1 a0 O! \　　活动的geometry
! |- i  c& k8 j7 M% c3 U　　你可以编辑的geometry。该活动的几何活动形状是在当前编辑窗口里的geometry。一个高亮度显示窗框标明该活动编辑窗口。
　　
( i3 }# f& r! C2 t8 L　　active trim
　　路的功能调整。有源修整能够补偿半
8 ?" X6 B% j; a. x# H/ C　　有源修整
　　一个混合电路工作台术语,通常是通过修整一个电阻值来实现工作电导体参数变化、电阻和电容公差或者一个累积公差的组合物。
　　
: L# `3 J# ~! y) y& ?0 z　　active window
  V( H! `( f7 A& b　　活动窗口
: \0 e% F4 v1 Q( l! E　　接受你输入的窗口。活动窗口具有高亮框。
　　
. I) d# a1 E9 n! ^, }& x# d　　actual shape
! T; F4 W/ p/ s　　实际形状
  w. i5 r+ B6 ?: G　　一个实际上连接到一个电路的铜色区域。区域填充输入形状的边界之内存在一个实际的形状。一实际的形状不是可选择的；所有对填充区域的编辑是以选择的输入形状为基础的。
　　
　　ambient temperature
　　周围温度
( E/ N- W% M8 g2 ^' \9 _　　一个印刷电路板围绕着流动的温度。在热分析里，周围温度在PCB上每一个成分的上面自由流动。周围温度以对流方式在一个发热面之上流出，比如空气担当一个散热器。表面温度比周围温度要高，对流热传导从热的表面到较冷的流动，推动表面和周围的温差。参见有限元法和散热器。
　　
9 t0 c+ t* \* T6 ]) @: L2 {4 b　　AMPLE
　　高级多用的语言的简称，Mentor Graphics为指定用户定制的扩展
3 E( l5 H- N+ i　　语言。该语言允许你自定义和扩展Falcon 架构、通用用户界面和单独的应用程序。
　　
+ M7 W+ C, ^$ J! K6 c　　antenna
　　天线
5 A( a! d$ x6 j+ v2 b5 ^　　一种通过空间传送电磁能的手段。在高频率的地方,一个短的迹线产生天线效应，沿着信号线发射一些能量到空间。
　　
0 W% [) L/ D( w- i+ I  k* M- c$ t　　anti-pad
. U& f3 q& d3 G) c/ T" Y　　阻焊盘
! ?5 |7 T* F1 S$ T+ x　　在通脚焊盘叠里，焊盘的绝缘外形，不连接到电源层。
5 P9 C* a0 C. v　　
　　aperture
7 L+ u# S. e' G. T$ z　　孔径
5 n* G% O& b: G3 h0 u4 j; @　　光圈轮里的开孔，光电绘图机通过它使得感光胶片感光。
　　
　　aperture table
　　孔径表
　　FabLink产生的ASC II清单，用来制定光圈轮的孔径设置。
　　
7 X, E1 ?7 \2 @( d4 u　　aperture wheel
/ W) S5 W; m0 ^6 t; D& P　　孔径轮
　　光电绘图机的光学曝光头上的一个夹具。环绕该夹具的外边界位置改变孔径的尺寸和形状。在光源底下，夹具转向，在光电绘图机上确定一个指定大小与形状的孔径。光线穿过孔径，使得感光胶片曝光。孔径表控制孔径轮的设置。参看孔径表。
　　
' D" x) v  Y- d2 r　　area adjustment method
: ^  b  o+ H9 |7 O/ L' `3 A　　面积平差法
6 Y: x2 U7 K+ [5 ~' K! `+ J$ n　　在热分析里,对一个零件的高度作出说明，自动计算和调整对流热传导系数的方法。面积平差法乘以对流热传导系数通过零件暴露面积与热覆盖面积之比。这些计算产生一个更精确的对流热传导系数，说明总面积受一个热对流流体的影响。这个法则同样适用于辐射传热系数。
　　
　　area fill
　　填充区
( |# D2 T9 w1 N　　在多边形区域里增加区域填充。在该输入形状的边界里面，以与电路对象相互作用为根据，该输入形状生成一或多个真实的形状和仍然与它们的输入形状相联系的绝缘区。所有对填充区的编辑是以被选定的输入形状为基础。正如输入形状一样。
　　
　　artwork_area_file
. W/ A; e! B, D　　Hybrid Station生成的文件，报告每一个artwork层的加网区总数。当以GDSII格式输出artwork时，Hybrid Station自动产生这些文件。
4 S# Z1 b* ^; _2 O  b1 P) ^1 o5 Y　　
+ ~4 D) n3 i( }: d: l+ i- J　　artwork data
　　底片数据
5 ?1 o9 Q# @# x' E8 j　　由FabLink建立的文件，输送到绘图仪。查阅《使用PCB设计工具》手册中“生成底片数据”节，获得更多有关底片数据的信息。与底片文件相同。
　　
$ y8 O+ J* _* \4 q1 [# v! ~' t　　artwork files
　　底片文件
; L2 \4 f( L; {: G" ]　　由FabLink建立的文件，输送到绘图仪。查阅《使用PCB设计工具》手册中“生成底片数据”节，获得更多有关底片文件的信息。与底片数据相同。
6 L- k# I4 E3 A! U1 S+ O  o　　
　　artwork format
5 L$ }5 H6 ^0 E/ n- \* S2 E+ X& l0 m% _　　底片格式
　　描述多少底片数据写到底片文件中。这描述包括胶卷大小、记录长度、导向／后补零的使用和坐标模式。格式必须符合你的绘图仪的设置。
　　
　　artwork order
$ F, X! s  b0 L" }　　底片次序
　　geometry的一种类型，由LIBRARIAN或者FabLink生成，为建立精确的底片定义层。底片次序是一种非图形geometry，具有将底片层与逻辑板层联系起来的属性。在底片次序里可以仅仅包含为布线层生成的底片（胶卷）。
& a8 v. q) i( B4 k& E5 U* a　　
　　ASE
　　Mentor Graphics工具，AMPLE语法编辑器的简称，帮助开发和增强AMPLE文件。查看AMPLE。
' |  P$ Z" p% ~+ k( Q　　
　　assembly assignment
; A7 a% ]8 z1 M; K* o　　装配分配
. u) A7 z" X8 M, ]% d　　以Comp_insert_head_type属性为根据，映射插件机与元件。
　　
( l5 V% d6 e/ u3 k! O, R# N　　assembly line
% B1 A9 j! ]& h, r- Z( k# L　　装配线
　　定义厂家一条或多条生产线。
  i& y. O, s2 b  U　　
0 c- i1 K3 D8 v6 Y4 C9 t　　assembly site
　　装配场所
& n+ a. }) h* W) S( x　　见生产地点
- i; A5 ]# n: c' I. M　　
　　assembly width
　　装配宽度
　　装配期间生产台的宽度。为了夹紧板，在插入期间该宽度把被插件机所使用的区域排除在外。
: I" A3 n- Z$ k% M　　
6 o% }% E4 `  S) q' Z　　associative group
+ w% Q) C9 {, `5 A4 _　　关联组
　　编辑单位,由若干对象组成,在LIBRARIAN、FabLink和LAYOUT里可用,因而你能够视为单个实体进行编辑（复制、移动、删除）。选择关联组里的一个对象，整个组的对象都被选定。你可以将所有对象视为单一实体进行编辑。关联组仅适用于元件。关联组用$Gg参数存储，写入到comps设计对象。参见组assy_assignment
　　
　　assy_assignment
　　一个设计对象，位于pcb容器里，保存关于生产场所和装配线的信息。
　　
　　attenuation
6 F. U  t$ [) i- M, ~0 [- j　　衰减
0 e5 H2 v& e# w! }　　一个信号由于穿越传输介质时候振幅衰减。
　　
! {% q$ k; H! \　　attribute
; a* d5 ?- d( }2 _$ x　　属性
　　分配给一个geometry的特征。属性为LIBRARIAN、LAYOUT和FabLink提供geome try的信息。属性可以携带图形或非图形信息。属性的命名、与一个属性的关联信息的类型，已经在PCB设计工具里预先定义。查阅在《PCB产品设计参考手册》中的“属性”节。
9 Y& `: V. [# \+ i　　
' T9 @$ C$ Q+ \/ {; G4 G& ?　　attribute file
- h& i- e! K9 h  d3 |. m: ^' i　　属性文件
9 i% L7 m4 _6 Z0 ~7 N& f　　该文件包含所有PCB属性的清单。属性文件的位置是$MGC_HOME/pkgs/pcb_base/data/attribute_file。
2 s% C5 w, t# ~0 p　　
　　automatic assembly assignment
　　自动装配作业
　　在生产场地或生产台挑选期间，映射插入头和元件的对应关系。当选定的地点或者操作台是保存在tech设计对象里时，或者生产地点的再选期间，在调用LAYOUT期间自动映射。
4 V! R5 r# s: i* X+ E7 R6 M- O1 Q　　
% w" Q1 G$ B$ A6 G　　autorouter
  X: x" K6 K4 _" ?8 [- C　　自动布线器
　　一个工具，根据网表中表达的连接性自动用导线连接已放置好的零件。Mentor Graphics提供基于栅格和基于外形的两套自动布线器，以满足印刷电路板、Hybrid、多片组件、以标准和高速的两种方式派生的设计的需要。查阅“高速布线器”，获得在LAYOUT中使用自动布线器的描述。查阅《使用PCB设计工具》手册中“自动布线”节，获得关于自动布线的程序信息。
　　
$ P  e% \; p0 Y0 V　　average temperature
& I+ ], n; }* }- i　　平均温度
　　所有包含在零件热覆盖区之内网孔结点的平均温度。
　　B
　　
: I1 f9 b7 W3 T; u0 F, H　　back annotation
　　逆向注解
4 M  K' E# ^1 Z& f　　用来源于板卡设计中新的或者修正过的信息更新设计观点的操作。在自动热分析力里执行一个热分析之前，用新近的计算值覆盖原属性值。查阅《使用PCB设计工具》手册中“逆向注解”节，获取关于逆向注解的详细信息。
4 w4 I# j4 s$ C& |　　
　　back bond
　　背装
　　连接活动芯片的前面到基材的操作，面朝下。亦称背装。
　　
　　backward crosstalk
　　后向串扰
/ R7 V9 P' g; Z　　在导体上的信号与附近导体上的信号一起耦合，因此该电偶影响附近最接近来源的导体上的信号。后向串扰传播方向与串扰感应的信号相反。波形通常与耦合信号不相似。见串扰和前向串扰。
　　
6 j( N$ S! [& V　　bare board test
　　空板测试
　　一个测试，在测试里试验治具和它的探针放置在空空的电路板上，为了核对在电路板上布线的电气连接。参见在线测试、探针和测试治具。
　　
　　basepoint
　　基准点
　　你输入点位置或者捕捉到一个geometry的活动十字形图标。同样,一个基准点放置在一个选定对象或者选定对象组的左下角。所有的移动或者旋转命令使用这个基准点作为该动作的原点。在热分析里，基准点总是表示三角坐标系的原点。
2 G- z/ R5 ]) O8 q; e! ~7 C　　
. Q$ X+ ^3 k- v* g; A　　beam lead
　　梁引线
　　一个长的内部连接线，不支持处处沿着它的长度。该内部连接线的一端永久地附着于一个芯片元件，另一端连接到其它的材料。梁式引线能够提供电的互相联接或机械的支撑，并且通常两者都提供。
　　
　　bill of materials
　　材料表
3 y: g4 Y3 J, b2 Y* ]. s2 ?　　在设计里所有零件清单，包括零件品名规程和每一个零件的数量。你能够组织该材料表通过零件号码或者通过引用指定者。与BOM相同。
5 {6 V  E+ W4 K8 R- m+ f$ G4 M　　
　　black body
　　黑体
' f7 t' N0 w" d5 `3 f, B& V( L　　理想化躯体,是一个完全放射体和一个完全吸收体。在辐射传热里,是具有发射和吸收能力的躯体，两者等于一(“1”)。在每一个温度里，一个黑体发出和吸收所有波长的辐射能。参见辐射系数和斯忒芬-玻尔兹曼常数。
  `( H2 p( b  D- D$ e6 M　　
; p! M- }. B- Q. o* F　　blind pin padstack
　　盲孔管脚焊盘
0 u, o( ?) i% p. u4 J; ?* {　　见管脚焊盘叠。
　　
$ e# k+ ?, B! y" F' \- {　　blind via padstack
　　盲孔通孔焊盘
　　见过孔焊盘叠。
, l% {5 b3 F* j　　
　　board
　　板
　　一个术语，指的是板的geometry或完整的印刷电路板（PCB）。
2 ^* ?  W" M: c　　
- P" Y4 l- G* t. E　　Board Architect
　　BA
; x; b+ K- U. u　　印刷电路板设计电路图输入工具，结合PCB - Gen、并行电路板操作和原理图版本包装( SRP)。
　　
　　board geometry
- n6 i$ g8 q+ n　　板图
　　在LIBRARIAN里创建的一种geometry。板卡geometry是板卡的图解表示法。板的geometry由板名、定义板边的图形和属性组成。
: i* S$ i& C* s$ S/ x$ k　　
/ k1 K( H- o$ S& @( Q% J% Q, n　　board outline
　　板边
$ ~8 M1 N* d* _4 q/ N( k　　图形的图像定义板的尺寸和外形，用来产生装配图画或者生成切削数据。参见板图。
- Y, S% ^4 @, n& _( E5 c　　
　　board outline tolerance
　　板边公差
　　一个数值，确定板边与通道和弓形之间允许的最大距离。LIBRARIAN使用这些值分辨在形成封闭或者接近封闭外形的成分之间的距离。
1 ?% a0 {( N2 S　　
7 N/ x$ O. W( {( S% A　　board placement outline
　　板放置边界
% j# G% Z1 p  h; r# c& v　　多边形的边界，在LAYOUT里定义可以放置零件的区域。当你在 LIBRARIAN里创建电路板的geometry时，通过增加Board_placement_outline属性定义电路板放置边界。
　　
) c! w! J8 A; D7 E8 ]2 K　　board routing outline
　　布线边界
　　多边形的边界，在LAYOUT里定义可以布线的区域。当你在LIBRARIAN里创建电路板的geometry时，通过增加Board_routing_outline属性定义电路板布线边界。与布线边界相同。
　　
- M) V8 S' y- @" L9 u4 z7 ~' o　　board temperature
　　电路板温度
　　在热分析里,在任何指定点穿过电路板的平均温度。根据节点结合选定的位置,通过直接插值法取得任意指定点的温度报告。
　　
　　BOM
　　材料表
( b  A8 d+ f" y% |% n- T. Y　　材料表的简称。见材料表。
! p' P2 ]3 s8 y　　
　　Bond
　　焊接
　　创建连接的操作，执行一个永久电气的及机械的功能。例如,利用环氧、线路或者焊接合金,将一个半导体晶片连接到基材。
　　
" _- c4 ]8 j" [% l& {2 D　　bond layer
3 H* k# m0 T/ I6 z! s0 }' p　　焊接层
+ }5 J- \' g& T) v; F% N　　Hybrid Station 内部标识过的两个信号层的其中一个，使用特殊设计规则进行交互布线操作。焊接层布线规则包括：允许任意角度布线、间距检查调整到0、禁止对角线／直角的捕捉。
  K5 D( b+ l! A2 l　　
　　bonding wire
　　焊线
0 z# b# c! C+ V　　纯金或者铝线引线，用于互连电子零件到混合网络和I/ O管脚。
　　
0 X/ J% C( S: [6 p8 o5 Q6 W2 z　　bottom layer
- |4 S: Y  f. Q8 F　　底层
　　指电路板的背面。参见物理层。
6 [3 i: M5 N3 \6 [0 M; z　　
" K8 v, L3 F/ x' j% E( O　　BPI
/ X" C3 [& Q5 i0 L6 U8 w　　Board Station程序接口的简称；一个C语言库，通过一套子程序对Board Station设计数据进行读写、访问。
$ P# Q4 I+ u7 f( P　　
( S( N" R/ E6 O' g) G6 g3 X! u　　branch point
# h: T- B1 \" {7 D3 b$ A% ~# r　　分支点
4 d# d, E2 N5 v　　在支流拓扑结构里，一个T形接头或者通孔，三个或更多导线会合的地方。在一个电路的支路里，分支点通过匹配布线长度控制延迟。同样叫做一个有效管脚。在组规则之间的High Speed LAYOUT选项包括一个分支点到第一个管脚的最小和最大长度规格。
　　
) q7 J5 V# H. H. O/ u3 B- W( a　　breakout
+ B4 o7 A+ H7 N+ D) c　　引出线
" x5 j% N- p  ^/ B　　从一个表面安装元件的零件管脚到一个允许布线点的金属导线。SMT技术设计通常使用引出线。在LIBRARIAN里,当一个通用geometry解释为供特定零件使用的导线和过孔的图案之时，创建该引出线。通过使引出线与一个零件geometry发生联系，标识这些零件。当在LAYOUT里装载时,该导线和关联过孔的图案为表面安装元件管脚提供入口。属性breakout_definition_identifier标识一个通用geometry作为一个引出线。 你还可以在自动布线里传递引出线自动创建多个引出线。
　　
　　breakout pattern
7 W+ z" g0 S2 P0 |( p6 M$ _　　引出线图案
& m8 F9 u' `; s- I* ]　　由定义导线和过孔的图案作为一个通用geometry产生的图案。引出线图案是以一个特定零件方式创建的。
　　
　　breakout router
! F' A* g# j" a　　引出线布线器
  r1 I& k# l; O" Q3 s, t% z　　在标准自动布线器工具之内的一种算法，自动地为所有的符合条件的SMT焊盘进行引出线连接布线。查阅在《使用PCB设计工具》里的“自动布线”节。
0 N$ Z! b7 F- Y  `: f8 I　　
　　buried via padstack
- d  d: y0 e+ p! \9 G. H7 v　　埋孔焊盘叠
　　见通孔焊盘叠。
　　
6 M: }/ B# D( B; b- N　　bus
( [5 F8 p0 u* ~　　总线
　　在电路板上大量的导线，用于分配电压或者地到较小支路导线。同样,也是一组有关信号线。
5 N5 X8 M5 i8 |3 F　　C
& R" D4 ~0 U0 |　　
　　Cartesian coordinate system
　　笛卡尔坐标系
　　热分析里的一个二维或三维坐标系，点的位置可以表示为从坐标轴的交集的距离。
　　
　　Cartesian plane
　　笛卡尔平面
　　由X、Y、Z三个垂直轴组成一个直角坐标系统,三个数字为一组定义其内部的点的位置。 x, y, and z.
% }0 j/ r1 N% p' l( N+ d　　
　　case frame
　　外壳结构
+ u0 y8 j& v$ Y) o　　见外壳参数。
　　
　　case parameter
1 a+ K9 {* I. |2 \0 d　　外壳参数
. l2 U7 x0 v$ C( D. f  @　　一个可选择的标识，将一个符号与它的独特的模型相联系。某些Mentor Graphics提供的符号具有与他们相联系的外壳参数。当在LIBRARIAN里创建一个零件号码时，你能够指定一个符号的外壳参数。同样称为“外壳结构”
　　
　　case temperature
　　管壳温度
7 ~. G5 f2 a: o　　在热分析里一个零件的表面温度。热分析使用电路板温度、结点到电路板阻尼和结点到管壳的阻尼计算管壳温度。
　　
( |9 c% s7 A0 M+ k　　catalog directory
　　映射文件索引目录
4 d5 m/ U# O2 R" |  Q5 w8 d. s　　包含索引文件的目录，通过该索引文件引用映射文件。
& c3 J* m9 q' A6 p3 o　　
3 N' d) U  d% t, E4 U　　catalog file
　　索引文件
5 v! r. X4 Z3 P　　零件号的集合。每一零件号代表一个电气装置（零件）的模型。零件号与逻辑符号、映射文件和geometry相关联，索引文件包含这些信息。你在LIBRARIAN里创建零件号并且在索引文件里保存这些零件号。PACKAGE使用该索引文件的信息给零件分配逻辑符号。
& k) S' L: Y) V& z* `　　
　　Chamfer
　　倒角
　　一个斜缘，如下图所示。
$ x. F$ `  I2 U3 _5 h: X　　
2 a/ {2 U+ W+ z& X# E3 n　　
　　channel
　　通道
* ?5 u. B: t) O8 Y& w# d! Q　　见机器通道。
　　
　　check button
　　检查按钮
; t3 @- f+ l# C0 L, `　　一个矩形图形的装置，用于对话栏选择设置，不是互斥的。
　　
- }' f5 `3 I; _( b" Z9 V　　chip
, o" h' x. M: F7 X" q7 w/ w4 S　　芯片
　　无外壳并且通常无引线的电子元件，无源或者有源，分立或者集成。参见晶粒。
　　
8 n9 n  r, e* ]9 j! N　　chip-and-wire
　　芯片－导线
! k: @: p' P* r' d: R$ f- n　　一种混合电路工艺，焊接时芯片设备面朝上、焊盘面向外面，并且使用导线吧焊盘与混合电路连接在一起。
　　
　　CIMBridge
　　Mitron的生产体系，印刷电路板的装配与测试的软件应用。
: c0 H$ w& e8 P. k/ M　　
　　classic area fill
　　classic填充区
　　版本8.6_2之前的PCB工具创建的填充区。
　　
0 J; a  `2 V/ S0 u! G! @　　click
　　单击
8 G7 i: G4 R" z, F; u. [　　揿和释放鼠标键的动作，不用移动鼠标。点击鼠标键执行一个动作,比如选定或者复位光标。
) `6 k+ n& s: r: S% a5 c　　
) n& B  S* H; ?' @8 p* o. Q1 z　　clipboard
　　剪贴板
, V" `) s" j* j7 ^$ K, j　　在剪切和粘贴操作期间用于存储文本或者图形的设备。记事本文本编辑器使用一个剪贴板。
　　
" }+ X+ I- j: @7 V  v8 y　　co-fire
　　共烧
　　通过同时焙烧循环来处理厚膜导体和电阻器的方法。
6 _% q* s. |) d( V　　
. _6 Y5 e4 A2 o. B　　command
　　命令
　　软件程序或者工具的用法说明。也是AMPLE功能的别名。一个命令是与一个功能有关的名称和参数，能被工具执行。通过键盘输入命令。通过名称或者指定的字符表示命令名称，系统认可一个命令，然后执行与命令有关的功能。
　　
　　common pin
% B$ b" z* _0 e8 t- C　　公共管脚
　　逻辑的管脚,在相同的零件之内映射相同的实际管脚作为一或多个其他逻辑管脚。公共管脚在零件之内出现在单独的逻辑门上。公共管脚共享相同的管脚名称。例如：你使用公共管脚将许多电阻器接在公共接地上。
# |( m) R' s7 O1 `6 k　　
  ]! ?$ y* j+ w& ~/ N. I　　component
　　元件
　　在PCB里，用于该电路板的一个实际设备（比如一个电阻器、电容器、连接器或者集成电路），用于执行一电气的功能。在Board Station里，用于识别的零件号码、包装在零件里的逻辑符号或符号、geometry和分配给零件的参数，这几项组成一个零件。
2 d7 `+ o; w4 j% Q  S　　
　　component clearance
　　零件间距
5 I$ Q3 u9 T) q7 G　　在电路板上零件放置外框之间的最小间距。通过赋值到电路板属性Board_placement_clearance来设置零件间距。 component geometry 元件geometry在LIBRARIAN里创建的一种geometry。元件geometry是元件的图解表示法。元件的geometry由geometry名、定义元件边的图形和属性组成。
6 Q7 J. s1 J% T3 D' ^　　
　　component insertion keepin area
　　插件允许区
( {1 F! J; s2 @6 C; H8 \5 S3 x0 s　　在仪表和电路板装配期间，在生产操作台上留出的一个多边形区域，用于零件的自动插入。
　　
　　component insertion keepout area
! G2 w8 w$ U& t$ [6 ~' q* O　　插件禁止区
　　在生产操作台上的一个多边形区域,在自动插入期间禁止放置零件到该区。
　　
　　component insertion order
　　元件插入次序
! U6 v4 Q3 |4 N  U1 ^　　一个用户自定义的插件机给印刷电路板装配零件的优先次序。LAYOUT在后来的自动插入检查中使用插入次序。零件插入次序是与机器相关的。你不必定义它用于不同的机器；你定义它用于相同的机器插入多于一个零件。
0 l0 J2 Q+ [7 o" K* }1 J" L　　
' {6 F! ?8 K, o" J　　component label
　　元件标签
) b) R! ~. d# E: u/ t　　与一个零件有关的文本信息。许多的零件标记可能是与单个零件有关，标识元件类型、零件geometry名称、零件的零件号码和零件引用代号。在LIBRARIAN工具里为零件geometry增加零件标签。在LAYOUT里，View Component Labels对话框提供选择的方法,如果有，显示零件标签。显示所选择标号的类型，或者选择不显示电路板上的所有元件的标签。参见引用代号。
. F3 E4 Q/ Q/ ^2 t- O" }6 z9 J　　
, h6 L2 k  m1 R( q4 W　　component outline
　　元件边
　　多边形的边界，定义零件的尺寸和外形。
* m8 t3 L1 V! I3 u" q　　
  I( x1 I0 W) j( z　　component pin
; f0 L+ w+ z8 P& ]3 W　　元件脚
; H/ s/ J# ^$ E" u  y- ?  y　　一个元件引线的PCB术语，是在一个零件和电路板之间提供金属连接的实际管脚。与管脚相同。
0 {% s" L5 ~% M　　
　　component pin clearance
2 C  ]& J9 O% R. X# y/ M　　元件引脚间距
, N2 O) F  j4 J# r9 r1 a* b　　一个以用户单位为单位的值，指定一个零件管脚焊盘叠之间允许的距离。这些间距按照逻辑层与其他的设计规则一起存储在tech设计对象里。系统使用该值检查在指定层上的每一个零件管脚焊盘叠，维持该零件与其他管脚焊盘叠的允许距离。
: @7 U* N. g6 J' _4 ?0 M2 Q+ t　　
　　component placement outline
　　元件放置边界
　　一个多边形的外形,定义零件geometry的边界。当增加Component_placement_ou tline属性到零件geometry时，就定义了边界。
. q( I! l$ a) M2 E1 ?" a4 s1 u' S　　
　　component type
( j' q  L1 a" ~! T% S7 A　　元件类型
: Y1 O. ?7 `8 `8 M( q　　任何用户可定义的名称、比如dip、type1、或者 my_component、一个图形对象对应电路板上的一个零件，以便你在LAYOUT里设置放置间距。在LIBRARIAN里通过Component_type属性指派元件类型，又或者在LAYOUT里通过Component_type参数指派元件类型。参见类型间距和类型对类型间距。
　　
　　composite curve
　　组合曲线
4 i1 h7 @# c' G/ P: `　　个体的几何学图形的内容，例如直线、弧线或者花键结合在一起,衔接形成单个几何对象。
　　
　　comps design object
0 n4 k. j* E$ E　　comps 设计对象
　　一个ASCII文件，列出所有在设计里的元件。这个清单称为comps设计对象，存放在你的设计目录底下的pcb容器里。PACKAGE创建comps设计对象；LAYOUT和 Fablink读取这些设计对象里的元件数据。 对于设计里的每一个零件，comps设计对象包括以下信息：
" T) h! c4 F1 W6 I　　引用代号
! G1 j9 n' ^  F9 |; @7 s　　零件号码
2 l# G& U  x2 N* N　　原理图符号
　　geometry
4 l8 q: a( R6 e/ z5 g9 C% o( {　　电路板位置、面、方向
/ y! p( _$ L( L& z　　Board Station和用户自定义的其他参数
/ }/ P, O3 B! R0 j% j  g　　
　　Concurrent Board Process
; ?; }7 |5 ?3 [- C! E3 m$ \' q　　并行电路板设计过程
　　在BA里的一个操作过程,允许工程师和PCB设计师在相同的设计上同时工作。
  @$ T  V' }5 ^# R6 |" e　　
. |) {" K  V+ ^# U3 j5 C" f9 ~　　conduction
% k# ~; C7 o9 Q- C6 O　　传导
& L- m1 G2 k9 U% W% l9 N' z/ n, P　　热能从活跃（热的）分子到较不活跃（较冷的）分子传递。在固体里,传导起因于分子结构的振动,热传递速率与温度级差成正比。虽然在气体分子之间的热传导属于小规模，但是这类传热通常作为一种对流现象来建模。参见对流。
( x" }2 B) K1 u　　
　　conduction constraints
　　传导约束
　　一个边界限制，定义一个固体在阻力边界的温度。有两种传导约束：
　　1.根据 fixed constraint （一个用户指定的边界），温度保持在一个已知的或者固定的值。
% K3 f# J: R* k" r8 L　　2.resistive constraint 在用户指定的边界和一个已知的温度之间指定一个热阻。
　　
8 ^! {$ Z4 M) e! N8 ^7 c& m　　conduction rank
　　传导等级
　　热分析分配给一个零件的导热性的优先权，只有当零件被其他的PCB零件覆盖或者与其他的PCB零件叠加时使用。传导等级是一个整数值；电路板具有一个零值的cond_rank。在一个电路板前面的零件赋值为正整数值；在一个电路板背面的零件赋值为负整数值。
　　
9 p" r$ r4 k6 U9 a4 |: x7 d: ?% l　　convection
　　对流
　　由于传导在分子和流体（动量和传质）之间运动，所以会在气体之内传递热能。对流热传导出现在处于不同温度的固体和气体之间。对流可能是下面两者之中任意一种：
# Q2 Y' w9 S' L/ R4 M  ~　　(1)当一个热的气体膨胀为低密度时，以及冷热交替时， 生成的浮力产生Natural convection（自然对流）。
　　(2)Forced convection（强制对流），由某种手段例如一个风扇或者风驱动，强迫气体流过物体表面。
　　
　　convection heat transfer coefficient
# R7 Z* T: X: Q; `　　对流热传导系数
　　流过一个表面的热量与表面和气体之间的温差的比例常数。热流量与温差按比例地取模被称作牛顿式传热。参见牛顿式传热。
$ @% T& G$ Y( y# `, k+ b3 ]　　
- `- U0 v1 @$ |9 h8 F　　convection rank
　　对流等级
　　
　　当该零件是被其他的PCB零件覆盖，或者与其他的PCB零件叠加时，热分析分配给一个零件的对流热传导系数（convect_h）、辐射传热系数（radiate_h）和传导率（therm_r）的优先顺序。对流等级优先顺序对流等级是一个整数值；电路板具有一个零值的cond_rank。在一个电路板前面的零件赋值为正整数值，在一个电路板背面的零件赋值为负整数值。
, }* c2 ^7 L8 u# L& R& f9 Q　　
" Z; M/ a+ ^, C　　conductor
% F2 o2 b! p$ W2 c1 n; _　　导体
, k: U4 K' Y& J# |$ D5 g1 m　　能够传输电流的材料或者物体。在PCB设计工具里，导体指信号导线、接地导线、地层、电压导线和电源层。
( y3 z5 E6 c( z  B　　
　　conductor spacing
　　导体间距
+ A# j, s3 `) ^! |1 B) B$ K+ k　　在邻近的导体镀层边缘之间的距离。
' r) F9 ^4 J% ?4 p3 ?　　
, ?4 M  ?4 w/ U2 F3 W6 w, y　　conductor width
! }' K3 u. t( B6 M7 Y　　导体宽度
; `  c8 H# T0 z  O* o　　在导电薄膜图案里独立导体的宽度。
- B' r# b% {  R+ j8 ^: q! M　　
% K5 u( {/ Z- o5 E* \: q  K　　connection list file
　　连接表文件
　　ASCII文件，列出在设计里每一个电路的名字、引用代号和电路里每一个终端的坐标。该文件LAYOUT或者Fablink编写，具有缺省名connection_list，保存在pcb容器里的mfg目录下。
  [; O) ~* }- ]; O. V　　
! _' s  w- Y; @: i　　construction point
　　构造点
　　在LIBRARIAN或者Fablink里创建的图形实体，在编辑窗口里标记一个位置，当随后补充其它图形实体时以其作为参考。
　　
　　constructive placement
& X- x: u5 F0 n- Z　　构造性布局
8 K, n8 `: k1 l, j% Z! ?, o　　自动布局步骤。在构造性布局里，系统测定哪个零件与已布局的零件具有更多连接性。然后系统在电路板的某个位置上放置该零件，与其他已经放置的零件建立最短连结。
　　
　　container
　　容器
　　设计对象的一种特殊类型，可以包含其它设计对象。一个容器与一个文件系统的目录相比，类似一个目录,用来组织数据。在你的设计目录里的pcb容器就是一个例子。参见设计对象。
　　
　　control
　　控制器
　　用于在对话框或者提示条里输入信息的一个图形设备。检查按钮、输入框和单选按钮是制器的一些例子。
4 U/ P; {) @# [　　
　　coordinate system
　　坐标系
( |0 A5 U, u8 H+ I　　一种在空间标明位置的体系。坐标系的合法类型为绝对、三角和极坐标。参见绝对坐标系、三角坐标系和极坐标系。
/ ]8 f3 P" z$ ~7 w* B% R　　
　　cost
; R* l. S% p( t! W　　成本
0 V5 n* }- x% l5 F+ [　　自动布线器能够产生的与每一种移动有联系的一个值。自动布线器为一个连接寻找最佳轨迹。在每一格点沿着一个路径,自动布线器计算它可用的移动和每次可用的移动相关成本。例如，水平移动、垂直移动、对角线移动或者补充一个通孔的成本是什么？自动布线器选择最小成本的移动。查阅《使用PCB设计工具》中的“自动布线成本”节获得附加信息。
" Z: t+ z! W! b9 s' j1 P5 @1 `　　
+ d, G  T; y; y+ z5 {　　criticality map
/ a5 j7 s3 i# w; _( A$ N, ]　　临界图
　　一个热量图，指出哪个零件的结点温度高于它的最高许可值(临界温度)。
　　
. }2 U6 H" k3 S  |' }) i4 C. q　　
　　criticality temperature
　　临界温度
1 _0 P- N. ]1 V. L* b, z$ t: F& Z　　一个零件允许的最大结点温度。通常由厂家指定这些值。超过这些温度操作，有发热损害零件以及元件失效的风险。热分析使用临界温度值生成临界图。
% D) D2 P- e3 }　　
　　crossover
/ X% f. b+ g( l3 H: ?　　交叉
　　在Hybrid Station里,在导线横向交叉的交点使用绝缘体隔离区，防止在金属化线路之间短路。
, q3 n- g! @4 ]- v# }　　
* _( K" f& i1 ]% k　　crossover dielectric
. u8 w% q2 G/ N( \　　交叉绝缘体
4 v# ]# f% ]. Y0 D6 i　　在Hybrid Station里的一个绝缘材料区域，当线路焊接或者另一个导体跨越导体金属时，防止短路。
　　
# j2 l, ?$ n" [" [1 r. U2 F　　crosstalk
" E8 B* S$ M0 h1 p. A( p# z  C　　串扰
$ H$ K1 p1 L2 |) `! k　　在Hybrid Station里，一个网络的电信号能够感应第二个网络的电信号的电学现象。
　　
, f$ k6 x; U8 S( Q" I) j% j　　cursor
; S% Q4 K& z' z) Q3 i5 I  a　　光标
$ A! Z1 x: [% W) T2 L" d6 b　　标明当前屏幕位置的可移动符号。光标位置直接确定发生动作的位置或者下一个操作的位置。你可以通过移动鼠标来移动光标。
- b; j% o5 Y# l/ m  N8 x　　
" q- C2 e7 P. {; @5 y　　cursor snap
, r/ `! N( d) Y; m　　光标捕捉
3 A: c" e$ r: y& U( i　　光标沿着网格点移动的操作，系统只在已经定义的网格点记录坐标输入。当输入顶点时,光标默认沿着直角的图案移动。你可以设置光标捕捉为正交和对角线用于输入顶点。你可以关闭光标捕捉，允许光标移动和坐标输入不受网格点限制。参见显示栅格。
- v( x. h, J+ Q5 U8 {" A　　
　　custom part
# h& U2 K. k  Q; a  B3 z. W, H4 n. x　　特制元件
　　在热分析里，仅仅与该组里的模型有关系的一组geometry。你能够编辑一个特制元件，确信该编辑没有影响其他模型里的特制元件的拷贝。参见引用部件。
. N6 e7 E6 V4 l% C　　
' u7 o% y( |0 R$ I- V5 x8 h: \　　cutout
3 \& Z# X* p8 ^' {0 R! _3 f　　裁剪区
9 U1 i5 j" n4 W6 j% u　　没有铜皮的多边形区域。独立于输入外形，可以选中裁剪区对其进行编辑。
7 Y6 d6 p9 i. |8 l　　D
, W( h$ q: `* B6 A$ g' [　　
' b8 e% Q/ H$ t" t( C$ [' I! e4 w　　daisy chain
3 {0 t' x( x+ l/ G* [　　菊花链
, F! ]7 Q9 U! F- `* K4 u2 _　　一种布线方法。在这种方法里面，一个电路里的零件管脚以圆点到圆点的方式，从一个源管脚到一个末端管脚连续地连接。
0 C/ v" j" C4 c$ D! w$ k0 y　　
　　data preparation
　　数据准备
! m! E* }. y$ w+ Q9 M" |$ z　　一个术语，指的是建立、检查和保存信息（库、索引文件和映射文件），为包装符号作准备。一般是在LIBRARIAN里完成这些任务。
　　
" r2 w- w3 b3 `　　dcode
　　D指令
  V' e7 u/ i8 Y. J9 R8 {! ?1 S  `& r9 d　　Gerber照相绘图仪所使用的数控语言。在孔径轮里每一孔径位置具有同等的D指令，一般为1和256之间的整数。
　　
　　default
　　默认
　　可选择的响应，系统作出的假设。系统预置选择项是有效的，除非你输入替代响应。
　　
8 \1 x- r/ h( b8 \' ?. q) a　　default directory structure
' n, |3 S2 Y/ u: K; B" o　　默认目录结构
6 ?' X; K  n2 O　　符号库、geometry库和编目目录的层次嵌套，被用于LIBRARIAN和PACKAGE。默认目录结构的最高一级是Mentor层( $MGC_PCBPARTS)。默认目录的层结构按递减排列是： Mentor、Company、Project、User和Design。默认目录结构允许你保存和组织数据，使用和提供数据，不需要输入库路径名快速存取库数据。等同于库体系。
3 [3 I2 t; A" T% s& }. |! Q　　
　　delta coordinate system
9 c1 D1 m2 z2 v' J/ r. q　　角坐标系
　　二维的笛卡尔坐标系统，能够用来输入点位置。该系统允许你输入两个直线之间的距离。这系统的轴是不可见的，但是平行于工作平面的轴。 角度坐标系的基准点是原点,能够移到在空间的任何位置。事实上,三角坐标系维持和工作平面的坐标系一样的方向。参见绝对坐标系、笛卡尔坐标系统和极坐标系。
! Q+ p! A: q1 b% ~$ e& [. B　　
! c: P3 ^  ~9 z- `0 i　　density analysis
7 e  m) E) j9 _9 f: ]　　密度分析
　　在Fablink里，测量在单独电路板层上数据密度的操作。这操作还提供电路板布线层上覆盖率的百分比的直观反馈。在生产之前，密度分析的反馈帮助你在电路板布线层上更均匀地分配敷铜。例如你可以添加或者改变填充区。
* O# w3 r5 {( V　　
4 S, x3 b4 z9 G9 Z　　Design Architect
7 I0 F6 g0 E! D- o6 c8 K; O　　DA
　　Mentor Graphics工具,用于创建设计。DA包括原理图编辑器、符号编辑器、VHDL编辑器和可选的逻辑互连编辑器。PCB设计工具使用DA作为原理图创建工具。
　　
: G+ g& ^7 A2 R8 F) x7 K+ t# o　　design configuration rules
　　设计配置规则
　　一套规则，位于一个设计观点中，用于评估源对象。这些规则定义参数、基本要素、代用品、可见参数和插入。PCB设计观点pcb_design_vpt使用基本的级别和可见参数评估与设计有关的原理图。
$ @% k0 O0 ?8 c% _. L. k8 V　　
9 @8 @* K) `: A$ _1 {　　design directory
1 H1 o( _: A/ W% n7 x. v　　设计目录
( c) B  Z3 Q% t) }　　一个类型为mgc_component的DA容器，保存着用于设计的、含有逻辑图表的原理图容器。在这些容器之内同样也有pcb_design_vpt设计观点和pcb容器。
　　
) J- R" c6 B( W: V. `　　design file
　　设计文件
( u5 U3 Q: c- F9 S' [# [/ }9 c　　参见设计观点
　　
　　Design Manager
7 s9 B" _  y' F3 M& ]　　Mentor Graphics并行设计环境的主界面。Design Manager在工作站的一个窗口里运行，显示和提供图标和菜单，允许你调用软件工具和管理Mentor Graphics设计、文件和目录。
　　
　　design object
　　设计对象
/ e4 N7 `) P+ H* m" C　　一个实体，代表相关的一组设计数据。设计对象可以是目录、文件或者链接。每一个设计对象具有唯一的名称。PCB设计对象名实例包括comps、geoms、pkgconf和tech。
　　
　　design rule checking
　　DRC(设计规则检查)
　　当你试图移动一个零件或者布线或者编辑一根导线时被执行的分析。该分析以一组预定义条件（设计规则）为背景,核对被提议的零件或者导线位置。如果被提议的零件或者导线位置违反一个设计规则,核对功能不允许该违规动作,并且给出错误信息。作为默认,检查自动发生；然而、你能够不激活自动检查。常常被认为是DRC。
　　
　　design viewpoint
　　设计观点
　　包含评估源对象的设计配置规则的一个设计对象。一个设计观点是一套规则，后续工具用来评估源对象。例如，在PCB里，设计观点用来评估在DA中建立的原理图。
4 L4 d* c4 a/ ^　　
　　detailed view geometry
　　详图geometry
　　在LIBRARIAN或者Fablink里建立的一种通用geometry。geometry详图容器包含一个矩形面积之内的图解数据和指定层上一个存在的geometry。图解数据由外形、属性、文本和尺寸组成。在现存的geometry矩形面积之内，所有的补充geometry、零件、导线和引用，是修平基本图形成分和在矩形面积的边界修整。详图geometry的用途，是用于补充详细或者放大geometry视图到一个图样。
8 V$ `# x; c3 z! u" i( r　　
　　DFA
) O) i8 ^/ i/ e# T' I7 p5 Q　　DFA(面向装配的设计)
　　面向装配的设计的简称
　　
　　DFA checking
　　DFA检查
9 D  \. y: U* f% u1 @　　在自动插入零件期间，DFA核对在一个印刷电路板上的零件间距的标准。核对的标准包括装配线有效性、为零件自动分配插入装置和零件的自动插入可行性。在LIBRARIAN里核对装配线有效性；在LAYOUT里检查分配和自动插入可行性。
; Z& k) H3 f8 i　　
　　dialog box
　　对话框
　　当你选择某些菜单项时，出现在屏幕上的窗口。对话框里的标签提示你执行与该选项单选择有关的功能所需要的信息。
　　
　　die
　　晶粒
9 G/ e4 e# w9 a2 P2 Q　　从半导体片处获得的一个裸露分立元件或集成器件。同样被认为是一个芯片。参见芯片。
5 z) c$ E4 \8 h/ m2 O0 X　　die bondemitter coupled logic
. P+ x; R$ c# b* |　　晶粒发射结耦合逻辑把晶粒或者芯片固定到混合基材上。
2 ~+ Y5 p8 R' Q3 J/ U- Z6 E" _) c# ]1 J　　
4 t( R( G1 s0 ^' k　　dielectric
$ K/ n5 F) {( _; c6 x" \　　绝缘体
　　不会导电的材料,因此用来隔离导线（当处于跨接方式和多层电路之时）和密封电路。
0 W% E2 N5 k) v0 k1 E3 h' k　　
  t: d+ `& T3 F9 E. g( `  l0 s' X　　dielectric constant
: g5 H/ L, _1 |, o9 ]0 q7 |. |0 F　　介电常数
8 |2 D2 }$ |( E" y% h　　要存储的电荷与存储材料自由空间的比。介电常数描述材料存储一个电荷的能力。
% A. {  i3 s7 e* r2 j. _2 h5 K( m　　
　　directory
　　目录
: \$ V9 i3 `! B: h　　文件、链接和子目录的集合。
! o) P5 ]3 P& g( @　　
5 y" S# s# a2 n: ?　　display grid
: M" Y/ J. U2 v　　显示栅格
. _! F3 V7 t& ?6 E/ z5 O　　定义水平和垂直间距的点矩阵，在编辑窗口里显示，作为一个绘制和校准的辅助手段。系统为网格点提供默认间距值，或者你可以定义不同的间距值。默认情况下，显示每一个网格点；你可以选择仅仅在定义过的间隔显示网格点或者不显示网格点。参见光标捕捉。
7 B/ M8 |0 L3 S% \6 K8 f　　
4 L  E0 u& }+ e, i- y& Y0 z, [　　do file
( f3 f" c" P9 H( _　　do文件
　　包含命令的一个ASCII码文件，控制SPECCTRA（无网格自动布线器）的操作。
' b" v: P9 h' U　　
( J! D4 o5 n+ i. o　　drawing geometry
　　制图geometry
+ O+ o7 R8 d7 L5 S2 P1 w　　在LIBRARIAN或者FabLink里创建的一种geometry。制图geometry是一个图纸的图解表示法,由图纸名称和表格式组成。
3 X4 s6 |& c7 l3 T　　
　　DRC
# k6 U0 L4 W" q+ W7 x　　DRC(设计规则检查)
2 f- r* X. z! B- W　　设计规则检查的简称。见设计规则检查。
& X4 _5 U# ]; Q1 D2 O' }　　
$ S# u9 q* P( G$ Q" \　　drill data
# o9 t% r& T5 E　　钻孔数据
9 X9 @( t) I3 f& m% v8 u$ k　　Fablink为输入数据到一个数控钻床而建立的文件。通过指定单位（英寸或者毫米）、模式（绝对或者增加）、前/后补零的使用和有效数字的数目，你能够控制这些文件的格式。查阅《使用PCB设计工具》手册中“生成钻孔数据”节，获得更多有关钻孔格式的信息。
# v7 k+ l- z4 f- @" {- J+ a　　
　　drill format
" T7 Y) o  V6 ]' V: q　　钻孔格式
　　描述多少钻孔数据写入文件
5 Q. D0 K6 F( b9 Q& I　　
　　drill schedule
" D, U9 Z5 Q# Z7 D0 b6 R! E* c　　钻孔清单
- ?) d9 `5 ?' Y; T4 s  k: c　　一个制图geometry,列出在设计里的孔符号、孔尺寸、数量、平面图状态和每一金属化孔的公差。在Fablink里建立的钻孔清单通常是一个装配图的一部分。
　　
　　drill table
　　钻头表
. T  `  k0 O' e% j/ x0 X　　在钻库里钻针与位置的映射关系钻头表分别为每一个钻孔位置定义一个钻头大小、孔径公差和孔平面图。在设计里的每个钻孔必须有一个匹配的钻头。查阅《使用PCB设计工具》手册中“生成钻孔数据”节，获得更多有关钻头表的信息。
. x% @& @3 {6 e9 z( i. x$ n　　
8 N6 n9 h) d: ?7 ]% ]) {: G　　DVE
　　DVE（设计观点编辑器）
　　设计观点编辑器的简称。DVE（设计观点编辑器）改变设计的设置规则。
/ W  U5 O8 g# a7 m: P- U5 s) O　　E
, l4 i2 K( x4 V0 V& J4 f2 n7 \　　
　　E flag
/ M( Q( H* B" \+ y! x) e4 v+ T　　E标记
( R/ d, [, z6 R0 `9 r& P) s/ C　　错误标志。在Build之后,紧挨着一个符号名称后面出现一个" E",说明Build发现一个错误和不能分配该标记的符号。"E"在PACKAGE Component Summary窗口或者Edit Symbol窗口出现。
　　
) u* p' @0 j& X! N　　ECL
2 C4 o( ?% Y/ ~8 k9 f( V　　ECL(射极耦合逻辑)
　　射极耦合逻辑的简称。见射极耦合逻辑
　　
% E& P  _9 P/ s: v, r% ^3 P2 H　　ECO
9 I- r  K, R/ _# Z  g' m& K: H　　ECO(工程变更指令）
　　工程变更指令的简称。见工程变更指令。
, P  S3 y2 Y% p/ Z$ D) g1 U　　
- R, B" u; x; k. h  @# U$ R　　edit layer
$ h1 S/ T9 E5 N" e　　编辑层
  p/ c! A6 X1 V& J) O3 ^+ e　　当前正在编辑的层.当前的编辑层的名称出现在LIBRARIAN、LAYOUT和Fablink的编辑窗口的右上角。
% X- u8 E5 U; w( H　　
) H( m, B# A+ U( W4 M$ v& D　　effective hole size
　　有效的孔径尺寸
6 ]' @, K% ], `2 q7 N# Z" B1 |; o; B　　孔的Drill_size属性和Terminal_tolerance属性的总和。
. X4 C3 N$ D* L! q6 |0 M　　
　　electrical class rule
　　电气分类规则
　　与高速网表有关的规则，包括一个电路拓扑结构语句定义预定电路分解、赋值指定电子参数和默认管脚组规则。规则利用匹配规则名称的Elec_class属性值应用于网表。
# i! e# s2 A& W- U" z　　
　　element
2 L  {% S( N9 v4 g5 m! a$ a3 f& D4 M　　元
　　热模型上方的一个离散区域，在有限元分析里使用内插函数得到近似的解答。热分析使用纵横比为1到３的三角元。参见有限元网络和近似等级。
/ k! Y) H9 D- d, u3 n, X3 V: W　　
2 o5 ]' D0 R* h! X8 C　　emissivity
　　发射率
　　一个材料参数，比较一个形体相对于一个黑体发出辐射能量的能力。发射率是一个没有单位的数值，最低点小于材料参数,并且材料参数小于1。发射率随温度而变化，而且在波长的光谱之上。一个形体的发射率通常作为遍及波长的权平均值给出，规定发射物体的特定表 面温度。
8 O' R. F0 o! X3 ?; |3 `　　
　　emitter coupled logic
2 k! H6 C  {. M& I　　射极耦合逻辑
　　一种数字逻辑，在这种数字逻辑里，电源供应给若干晶体管的发射极以便消除晶体管储存时间，而且允许高速电路操作。同样叫做ECL。
　　
1 I" q5 V  o& Z4 f- |9 a, e　　engineering change order
　　工程变更指令
4 I8 h$ |$ W- F- j　　在设计已经开始之后,合并变更到设计逻辑的一个指令。同样叫做ECO。
( P, j4 {' o8 K* O3 m　　
  c! b. P! k0 |. e* ?' w( m, D　　extended surface
0 b, O/ h  G$ y# y" s' V　　扩展的表面
8 A4 K  ]. Y% g# H8 t　　有许多构件从它主要表面伸出的一个固体。扩展的表面，比如利用镶钢片或者长钉增加暴露于周遭气体的表面积，促进对流或者辐射传热。在热分析里，电路板上的每一零件类似于一个鳍从电路板伸出。
, O+ z/ L9 j" y" i0 [  ~/ M　　
　　entry box
　　输入区
　　一个用于对话框里的控制器，指定一区域供键入反应。
　　
0 Q9 Z2 u6 u" T: q. p2 R1 q　　error
1 c1 T  `* x$ g* o5 Q& o　　错误
　　在期望数据或者情况与实际资料或者情况之间的偏差，妨碍系统完成操作。一个信息框显示一错误消息，报告错误情况。
　　
　　error message
# n. J1 f4 W( o& K' a　　错误消息
　　系统生成的一个报告书，报告妨碍完成所请求操作的错误情况。这报告书出现在一个信息框里。参见错误。
　　
7 x' H6 F4 k: \1 [, y( F$ o* w　　evaluate
) k# ?2 R! s9 X. |8 K  G　　计算
( i  e8 q1 \: M2 o& O! w+ i: ~　　对一个源对象的分析，例如一个原理图使用一个设计观点的配置规则。
　　F
  R2 L- D2 ^8 e( g7 H/ i　　
　　face bonding
　　正面焊
　　连接活动芯片的前面到基材的操作，面朝下。倒装法与梁式引线接合法是正面焊的两个常见例子。
　　fill area
　　填充区
　　见区填充。
　　
　　fillet
, J5 J& b9 c, }/ r% m- Q　　内圆角
　　一个与两条交线连接并且相切的倒圆。内圆角一般地用来修圆geometry的角。
7 A- E. f' s: w- n0 A( b5 U% S　　
3 F# }/ X3 f- o( Z7 @( k: l　　
' I) s" C, M2 Y) f% F# W3 D　　film
( T) M' g2 M, Q( ]6 {　　膜
( n1 O+ R! |* ^# _# Y: M1 K1 s) O# r. P　　薄或者厚的单或多层的层材料，用于形成电阻器、电容器、导体或者内部连接线。
　　
% G/ Q5 e. ]' m( n2 t　　finite element mesh
　　有限元网络
　　叫做元的离散区域的集合，用于取得一个热量或者流体分析的解法。热分析使用纵横比为3:1或更佳的三角元自动建立一个有限元网络。
　　
　　
+ s) v+ m) c8 S/ L+ x  h) S　　finite element method
2 H9 a0 R! a! g/ S. [  r　　有限元法
# j/ R# C1 l) R0 A' Z% o0 V　　解偏微分方程的数值计算法，在这种方法里，复杂的geometry分解为许多的离散元。利用这个方法、你能够非常高精度地预计在一个PCB上的温度值。
　　fire
　　烧结
　　加热一个厚膜电路的操作,以便电阻器、导体和电容器是被变成它们的最终形态。厚膜混合电路设计的工艺流程里，沿着每一个网眼进行风干或者加热。一个完整的生产步骤常常需要风干和烧结。
　　
" ~, n0 r$ N% w. @- J　　flash
* Z% w2 H0 U( f　　闪光
　　在进行光绘的时候，一个短暂的光猝发透过一孔径，在感光胶片上曝光孔径的外形。参见孔径表和孔径轮。
4 h2 I. {5 y6 z　　
' d7 h, [# ~1 d' J　　flatten (a schematic)
7 b3 w" [; b3 t: Z  Q4 J　　展平（一个原理图）
　　默认设计观点（pcb_design_vpt）包含配置规则，在有comps参数标识的实例上分析原理图的基本层次。见PCB设计观点。
9 L6 w9 t% K7 m9 K! p/ }　　
4 h& m8 p9 u, w* z. w5 L　　flip chip
3 F( M5 H- ^) S' N8 E　　倒装芯片
3 c1 V4 ~6 i1 r- G8 T　　一个无引线的集成电路，目的是借助于位于电路面适当数目的凸点，使得电气上和机械上与混合电路相连接，并且用粘合剂覆盖。
　　
　　flow map
　　流线图
　　覆盖在一个印刷电路板和它的零件上的空气流线的热分析图。当流体质点从流包围入口到出口流过一个PCB时，流线指出它们的路径。当流线汇合时，速度增加；当它们分开，速度减低。热分析使用势流方法计算流线。
　　
　　forced convection
　　强制对流
# \6 [* ?% A6 \& B　　在对流里气体是用机械方法推动，比如用一个风扇。参见对流。
( Z/ T, [. J, T$ p" H% B- L8 ]　　
* T5 Z+ L+ j& V2 F$ d* \, c　　forward annotation
8 k' l) K5 s3 |' ]3 Q　　正向注解
　　预先规定设计的某些方面，向前传送指定信息供设计的后续阶段使用。在设计过程里参数向前传送规定的信息。例如,在DA里你能够通过分配Ref参数规定引用代号标签，或者你能够通过分配Board_loc参数详细规定电路板布局。
　　
　　forward crosstalk
　　前向串扰
　　在导体上的信号与附近导体上的信号一起耦合，因此该电偶影响附近导体接收末端上的信号。前向串扰传播方向与串扰感应的信号相同。见后向串扰和串扰。
　　
　　free convection
　　自然对流
　　参见natural convection(自然对流)。
% G% h8 y6 \2 W- ]: N4 u' C7 F' P　　
　　function
$ l3 e6 s# }. B' Z7 Y$ D+ I) O　　函数
: @  D$ [2 m0 b3 |& ~$ F$ Q3 h　　系统执行一个操作的指令。函数由一个函数名和随后的变元值组成。变元值通过逗点分隔，并且用括号围起。函数是AMPLE的基本程序单位。
- |- N  t0 `0 _# x, p　　
　　function keys
　　功能键
" G8 F" F: B) |: p, z# ^2 @　　在键盘上标有F0 - F9、 F1 - F8、或者F1 - F12的键。在PCB应用程序附录 里,功能键执行某些固定预先编程的操作。然而你可以重新定义该键的功能。
　　G
4 y5 Y* }1 |! r　　
　　gate
: p  U& _( ^6 V. L6 z/ B/ g' i) e3 }　　门
4 j& g: i' h9 q. S8 A' [　　一个具有一个输出通道和一或多个输入信道的逻辑器件。在PCB应用程序里，术语gate指原理图上的一个符号实例。逻辑门是打包入零件里面的，用于在电路板上布局。
　　
　　gate swapping
. g/ W/ t* L% b4 x" b# j  [4 J4 c( B　　门交换
1 `" ^& e" S( u& f1 v& x　　两个或更多的类型和交换代码相同的逻辑门，在LAYOUT里交换位置的操作。通过在相同的电路闭路器上产生逻辑门，门交换减少拥塞和缩小电路长度。与符号交换相同。
　　
: v( t% _- n; R! {( C7 u　　gates design object
; n% C% O$ f$ c5 a/ u& W# ?3 N　　gates设计对象
　　符号实例的ASCII列表。gates设计对象存在于你的设计目录的pcb容器里。PACKAGE在 gates设计对象里建立符号实例数据；LAYOUT和 Fablink使用这些设计对象里的数据。
( ~. o% [. f" x　　
　　GDSII artwork
* y/ _: b& m$ T7 d　　GDSII底片
　　底片数据以GDSII流格式输出。
　　
1 B( O  e% ~# [4 z) j) {; e　　GDSII data
& h0 R- r( f% G4 |　　GDSII数据
　　见GDSII底片
　　
　　GDSII layer table
　　GDSII层表
# {' {! R3 G% @4 A3 `7 G　　将PCB逻辑层与GDSII层联系起来的ASCII码文件。在PCB设计工具引入GDSII数据以前，你必须定义这些关系。
　　
, a4 g, q0 _9 J# Y　　GenCAD
- d, h* g) `9 ~/ W( v8 W8 ]　　GenCAD
　　一个通用 CAD文件格式，包含电子电路板或者混合电路的物理设计信息。是Mitron的CIMBridge标准输入格式。CIMBridge是Mitron 的软件应用的生产体系，用于印刷电路板的装配与测试。
　　
/ C8 ^9 _0 Q. j$ x2 h! e& ]　　GenCAD Interface
( j. H8 w- |/ z* `* m8 Q7 r! T　　GenCAD接口
　　在Board Station Consumer设计数据和真实的制造数据之间的翻译器。 GenCAD接口程序在LAYOUT和Fablink里可用。
' ~- t1 s: i2 \9 }: b. J5 o! k　　
/ }" K2 ]) i4 V' I: l1 O4 Z　　generic geometry
　　通用geometry
- i- _! x  F; A　　在LIBRARIAN里创建的一种geometry。一个通用geometry不需要属性，并且一个通用geometry除冗余数据之外不用核对即可接受。公司标志和目标是通用geometry的例子。
( n% p$ d" G+ ?" c1 X7 |( p　　
　　geometry
　　geometry
  D. D* y; v1 U8 c0 q: j' O　　在PCB应用程序里,电路板设计使用的对象或者内容的描述。geometry的类型是底片次序、电路板、引出线、零件、制图、通用、生产台、管脚焊盘叠、探针、测试治具和通孔焊盘叠。geometry由下列组成：
$ u. F2 g  C% \. I/ O; k3 |$ c2 i　　1.geometry类型的描述
) J. O# n- h0 Y9 e' V& l. b* L* h　　2.geometry的名称
　　3.定义大小与形状的图形（除底片次序外）
' N; h# g/ O$ J! Y) K5 P, l　　4.属性（通用geometry不需要）
　　查阅《使用PCB设计工具》中“建立geometry”节，获得更多关于geometry的信息。
　　
# K# S' X5 A3 }, L/ w　　geometry library
9 ~7 _$ f- p0 u) v1 E! J7 N, k% W+ ~9 S　　geometry库
/ D$ [& v* w/ n& W; P. ]5 I+ C9 M' d　　含有geometry文件的目录。
　　
# ~4 W$ m; g' i' e# t1 x　　geoms design object
; N: X/ p5 D) ?, E$ n: b+ _+ B) S　　geoms设计对象
　　描述设计里所有的geometry数据的二进制格式清单。geoms设计对象存在于你的设计目录的pcb容器里。LIBRARIAN、PACKAGE或者FabLink在geoms 设计对象里创建数据；LAYOUT和FabLink使用这些数据。
　　
　　gerber artwork
7 Q+ {' g' r" c9 ]2 a　　gerber格式底片
　　根据光电绘图机需要，底片数据用这种格式输出，由Gerber Scientific Instruments ( GSI)研制。
　　
, D6 r1 `# D8 |* {/ d3 d" Z　　Grashof number
　　格拉斯霍夫数
　　用于模拟自然对流的一个无单位参数。格拉斯霍夫数（Gr）代表在一个气体里粘滞力与浮力的比值。格拉斯霍夫数在计算自然对流系数时非常重要。
　　
  T9 z' \  W/ d& X7 F' ]　　graphical entity
) {( |! r9 K$ `　　图形实体
　　一个简单的geometry形状，例如直线、圆形、弧、多边形或者构造点。这些形状与geometry相关联。
5 Z5 M) Y4 B* Z; G0 ?# i　　
* ^" n4 T/ F% U/ d( G1 o8 C　　green
　　未加工
　　陶瓷工艺学的一个术语，意味着未烧结的。参见烧结。
- A! \, _" \& A9 a　　
　　grid
0 x5 E2 g) m$ ^　　栅格
　　两组平行直线构成的正交网状结构网，被用来在电路板上或者编辑窗口里确定点的位置。点叫做栅格点，标记水平线和垂直线的交点。仅仅在栅格显示中出现网格点，没有网格线，具有一个例外。布线栅格的网格线是可见的，作为特征的部分，用于推算电路板的可布线性。见网格点。参见显示栅格、布局栅格、布线栅格、导线栅格和通孔栅格。
　　
0 C- E. L' R6 L# X' _0 E( {　　grid-based autorouter
5 D4 l+ X9 Z& C( D; L　　基于栅格的自动布线器
　　一自动布线工具,强迫导线到预定义水平线和垂直网格线的矩阵上。你能够固定栅格以等值等高距或者在一个图案里调节一个零件的管脚间距。
　　
% B+ o+ j- `% |　　grid point
　　栅格点
+ N4 Q' ]/ q& R8 G　　水平线格网线和垂直格网线的交点处的一个标记。见栅格。
　　
4 M/ Z) c7 I& n( c7 _9 A　　ground plane
　　地层
, d3 S' Z/ B; V/ W8 |　　一个导体层、或者导体层的一部分，其充当一个共参考点用于电路返回、保护或者散热。
7 d- q  o) I- p* d* a4 e　　
3 d8 P) j2 [# f) J! L　　group
　　group
$ K7 l( N) O( c( K' ], q　　在LIBRARIAN、FabLink和LAYOUT里可用的一个编辑单位,由若干对象组成,因而你能够视为单个实体进行编辑（复制、移动、删除）。当规定组名称时,在组里的所有对象被选择.你可以将所有对象视为单一实体进行编辑。（组同样让你独立编辑在组里的对象,通过简单选择对象或者不经指定组名的对象。)组带有$Gg参数被存储起来，写入到comps或者nets 设计对象。参见关联组
9 m" T9 G0 \) s: n　　
　　guide
5 d9 P3 T  n0 l2 B  J2 H, X5 {　　辅助线
- n! I0 W- x, k, H" W　　两个管脚之间的一条直线以网络的形式表示这是未经布线的连接。在你对这连接进行布线之后,辅助线消失。辅助线是布线的一种辅助手段.
　　H
　　
8 m- t7 U& e7 d6 S( a& O- Q8 U　　handle
　　名称
　　一个唯一的标识符,与一个电路、符号实例或者顶点相关联。 /N$23是电路名称的例子；/I$48是符号实例名称的例子。在DA里,你能够通过对象的名称选择对象。名称的缺省约定如下，n代表一个数目：
　　对于电路： /N$n
0 k7 J% Y2 ?: c' [; P- c' E1 z  F　　对于符号实例： /I$n
　　对于顶点： /V$n
/ @3 T7 [! J% F　　
5 V7 }5 v& I3 N* o3 \8 v　　head number
　　装置序号
0 K7 f; s2 h" b' ?% m! H) o　　一个唯一的数字，标识在插件机上的一个零件插入装置。
8 p8 {# o3 q3 y( g0 @0 ?　　
　　head type
　　装置类型
% h( y; o1 e4 z' J' @& e4 e　　能够插入一个零件的插入装置的种类。不同类型的插入装置插入不同的零件。与机器类型一样，插入装置可以包括以下：
( d* B3 I+ K+ x) ~　　轴向自动插入
　　自动贴装
4 S: t5 M# c7 p　　放射式自动插入
/ W) i3 I! E1 q8 }- c" R) Z　　奇形自动插入
　　奇形元件自动插入
. S! B7 l& f3 W4 k- M+ q　　手动插入/安装
　　DIP
3 @3 E" Y4 E# z, |  Z5 ~7 Q　　IC自动插入
　　你能够在LIBRARIAN里通过Component_insert_head_type属性分配装置类型到零件geometry。
　　
3 Q/ n5 ?! _' O　　healing
　　复原
　　在填充区输入外形,恢复先前通过开槽除去的敷铜区域。
　　
　　heat exchanger
　　热交换器
　　将热量从一个媒介传递到另一个的设备。热交换器通常都是由热传导的材料组成，比如铝。它们具有若干扩展的表面，暴露最大表面面积到热量交换气体中。当变压器的外壳安装有镶钢片，汽车里的散热器就是一个热交换器。
　　
/ |- F+ @: E# j" b# Y3 Z9 x　　heat sink
+ M& s; j& t5 j0 n; ?　　散热器
　　一种具有无限的或者很大能力吸收热量的物品。散热器的例子，是具有若干鳍状物的高度导热的金属或者空气环绕着一个热的零件。
　　
　　heat transfer
　　热传递
; V3 d" p3 d9 r: G　　一个物理装置，通过它热能（热量）从一个形体传出，由另一个接收。热量总是从一个热的传递到一个较冷的形体。热传递的三种换热机理是传导、对流和辐射。热分析在印刷电路板与元件里模拟所有的三种热传递机理。参见传导、对流和辐射。
　　
　　hierarchical schematic
　　层次化原理图
' G4 }+ X) S$ }# h6 \　　一个电路制图的排列，具有多于一层的电路。在一个层次化原理图附录 里、一个功能块在原理图的最高一级，电路的详细描述在原理图的较低层。
' v% E7 x# \* s% m　　
. i1 j4 x2 X) |- L( Y/ L+ u$ y　　hierarchy
& z* P8 `+ O" `. m. x5 v7 W. q　　层次
　　见库体系。
1 v; a0 T0 N2 L- X  L　　
: l! W: w! F% D& i　　hole barrel
3 ]2 }8 P4 Z7 p　　孔桶
( L3 P$ ^1 K4 E3 R0 f　　在一个金属化孔之内的铜皮圆柱内壁。
　　I
$ T: N3 |' F, O3 p5 t, m　　
0 W, L% i+ X. c4 y8 O  G9 H　　IFF
7 T% g/ e0 L1 V3 |! Z4 C$ h　　IFF
　　见中间文件格式
　　
　　in-circuit test
　　在线测试
. w* O3 @& R, v1 C  k　　一个测试，在这种测试里测试治具和它的探针放置在全功能的电路板上，核对和检验零件性能。参见空板测试、探针和测试治具。
　　
　　ink
, S: N1 X) Z% W# S; l　　导电油墨
　　一个术语，当指的是厚膜可丝印材料时与导电浆料同义。导体浆料、电阻浆料和绝缘浆料三种类型的导电油墨允许用来丝网印版。
　　
, N, ^) I  Q' ]* {% y6 U( w　　ink layer mapping file
　　浆料层映射文件
　　一ASCII码文件,取名resistor_layers_report，位于你的设计目录的hybrid子目录里，使得电阻器层名称与浆料名称相关联。
　　
　　input shape
　　输入外形
6 q7 U# o* F: k* A　　在它里面增加区域填充的多边形区域。在输入外形的边界里，根据电路对象的交互作用，输入外形生成一或多个真实的外形和仍然与输入外形相联系的绝缘区。所有对填充区的编辑是以被选定的输入外形为基础。
　　
8 z. q* j: a( y* h: b2 t' P　　insertion
. f) G& {" H3 j' d' s　　插入
4 n- h* D+ l! V' {  y8 Y　　使用自动化机器连接或者装配安装零件到印刷电路板的电镀金属化孔中。机器将零件的管脚安装到充当插座的电镀金属化孔里。
　　
　　insertion head
　　插入装置
8 V4 ~1 G4 X+ }; M; H) u& h' X2 f　　插件机可移动的部分,连接装置使用真空装置、机械口，或者两个都有，直接地将零件在加料装置里传递传送到印刷电路板的表面。
; U4 |3 i' a( ^　　
1 e0 Q# W4 R2 D　　insertion head shape
　　插入装置外形
　　一个代表一插入装置真实外形的多边形区域。
　　
　　insertion head type
　　插入装置类型
: l& V/ H( R0 z8 X' t6 D' h　　见装置类型。
- ^6 z# A6 ]+ W  x2 g/ z　　insertion machines
　　插件机
　　制造设备,从一个传送源获取零件,调整他们，精确地放置他们到一个基材的表面上。同样叫做拾取-安插机器。
, ^6 I: `( s5 @: f( Y　　
　　instance
* I/ C! @5 W* f' o$ \( a　　实例
　　与符号实例相同。参见门。
! G! Q# r9 d- ], ^) A+ G/ R0 [' i+ c　　
　　interconnection
. @" a. ?5 r0 U; E' w　　互连
　　实现一个电路元件与其余电路连接的导电通路。
　　
　　Intermediate File Format
7 N" I/ V$ h4 s6 m　　中间文件格式
& K0 E" s9 H/ w. l9 B+ f4 V　　中间文件格式（IFF），用来在Agilent EEsof和 Mentor Graphics产品之间交换原理图和线路图信息。
　　
　　intersection
: y! m9 v7 J$ n- }( V  o- e# V　　交叉点
　　当自动布线器找寻最佳布线路径时建立的无效导线交叉点。自动布 线器会自动删除交点，或者你手工编辑路线除去交点。
　　
. A/ p" u) [. u, J% w' P" ~　　island
　　孤岛
　　没有真正地连接到电路的一个敷铜区域，或者是浮动的金属。一个孤岛存在于区域填充输入外形的边界内部，并且与输入外形相联系。一个孤岛是不可选择的；所有对填充区域的编辑是以所选择的输入形状为基础的。与绝缘区有关的选项控制绝缘区是否活动或者不活动。
& \  h* H- j0 X# n  O# W/ v　　
　　isotherm
: c- u) t0 Z! U　　等温线
　　恒温线。参见等温线图。
　　
4 A: |! S2 ^8 U% M　　isotherm map
3 M  M* N" u0 `9 z# o　　等温线图
  i$ P2 W$ a2 v2 {" o4 V" x　　在热分析里显示等温线的PCB图。等温线图允许你标识集中热量的区域,察看电路板上的热流动区域。
　　
  W$ J/ T, f7 v, ^' w0 n　　item properties
, p7 ~* J" p5 `9 ]5 j/ g0 z3 \　　物品参数
　　在热分析里,一个附属于个别或者部分物品的参数,不属于总体模型。物品参数包含你认为对于物品来说是比较重要的信息,比如一个零件号码，或者热分析需要的参数、比如Therm_cond。
" M- L: G) u7 K; w　　
/ @+ X0 ^6 n! j- S5 n, X8 @, ^　　ITK
. V& W& `# K8 ^5 W3 b2 v! x　　ITK
( z! B& R/ v3 W& N- B- x7 H2 f- j　　Falcon Integration Toolkit的简称,包括AMPLE语法编辑程序、对话框编辑器和AMPLE调试程序的一套工具。这些工具帮助你定制Mentor Graphics userware和应用程序。
' k7 {/ ^( A2 m6 l/ b, [1 G+ ^　　
　　J
　　
0 I8 ~) _' R. \& ]: i% u　　jumper
　　跨接线
4 p* l3 R# Z# Q. K3 @  X9 [0 T　　PCB上的一小段金属导线，把一处蚀刻铜箔与另一处蚀刻铜箔连接起来。跨接线用来获得电气连接，不然不可能完善或者满足大范围的布局和布线修改。
6 X. ^2 J" T, N. {! }2 F0 w( L# ~- c　　
1 B7 e* S; }, P  R　　jumper geometry
* m4 K4 _6 {+ n+ A　　跨接线geometry
) O: ]% i' ?! P& }+ F　　在LIBRARIAN里创建的一种geometry。一个跨接线geometry定义跨接线特征，包括这常用的元件数据（大小与形状、布局边、焊盘与焊盘的间距和必须的属性）和布放类型（表面或者金属化孔）、线号、隔离或者非隔离状态、跨接线的颜色，和插入允许的最大高度。
　　
　　junction temperature
$ u4 H) J/ x/ E8 M3 k　　结温
　　在热分析里物品发热部分的平均温度,例如硅片的平均温度。
) z0 G4 ^2 g  S　　
4 q, ~" E; ?2 S' z) k7 h" h. ~/ z1 }　　junction-to-board resistance
) D$ \' i, s* Z2 O' F　　结-板阻尼
* a' {; H# \4 }& H1 J# x3 Q　　从结点下面直接到电路板每一点上的热阻。参数therm_r代表结-板的阻尼。在热阻等式
　　Therm_r = (Tj -Tb)/ Q
　　Tj代表平均结温、Tb是电路板温度，Q代表以瓦特计算的功率。
) P1 d) c0 H% G* k# }　　下图显示这些成分的关系。
　　
+ l3 l2 |& S6 f5 @! u% v4 m　　
. ]" Z# x( a* k' I8 T1 n! g3 o2 y　　junction-to-case resistance
　　结-壳阻尼
4 v# D) q0 D* S! C# J& M( w4 ]) M　　从结点到管壳上一个平均点的热阻。参数Therm_jc代表结-壳阻尼。在结-壳的热阻等式
' H  B% z  x  O; ?5 k0 l5 L4 k! @　　Therm_jc = (Tj -Tc) / Q
; q! F& Y* `6 ^" h9 X% C　　Tj代表平均结温、Tc是平均管壳温度，Q代表以瓦特计算的功率。
　　下图显示这些成分的关系。
, i8 K7 b  U( Z0 U　　
　　L
  s$ i4 D# T0 T+ X% i& h　　
　　laminar flow
　　平流
　　气体在这里流动时，气体粒子平稳地移动，彼此平行没有混合。
　　
　　land
) H1 [( u& F/ e' x　　连接盘
　　导体图案的一部分，通常被用于电连接、零件固定，或者两者都有。
$ S. F7 P5 f- h" W　　
3 W6 a6 t% ~& B0 _$ m9 p  ?　　laser trim
1 T7 _. ?& l/ Q6 \; h4 E5 t　　激光修整
7 J4 A$ \& e  P( }　　利用来自一个激光光束的热量，切削电阻器原料，上调一个薄膜电阻的值。
% y6 I7 y5 C$ A, `' v! ?　　
2 b- }/ Y! s- U  e" G& n* p　　layer
+ k9 ?; J0 n1 _0 c" Q6 G  {　　层
　　见逻辑层和物理层。
# r2 M9 @4 Y4 H　　
! R; Y% a. L1 q3 D* p* y　　lead
　　引脚
5 x5 Z0 {7 l1 J9 k( X　　在一个零件和电路板之间提供金属连接的物理管脚。与元件管脚相同。此外,一个导电线路通常是自给的。
　　
　　library
　　库
! M# t$ ~; O3 [! W7 |. I　　一个目录，包含用于这电路板设计操作的符号、geometry，或者一个索引文件和映射文件。 Mentor Graphics随印刷电路板产品提供某些库；你按照贵公司的设计要求建立附加的数库。参见库体系。
　　
　　library hierarchy
5 ~, {; W0 \1 r, s8 b/ k/ K! V　　库体系
1 q* w1 ]) w& q! V; x, X　　嵌套的符号库目录、geometry库目录和映射文件索引目录，用于LIBRARIAN和PACKAGE。库体系的最高一级是Mentor层( $MGC_PCBPARTS)。库体系的层次按递减排列是Mentor、 Company、Project、User和Design。库体系允许你根据数据使用地点保存和组织数据。库体系还支持快速存取库数据，而无需输入库路径名。与默认目录结构相同。
  x- k8 t8 }2 P& n' `& P$ [. x　　
　　logic design file
0 f7 Q, H# l, [　　逻辑设计文件
9 h6 Z5 J8 y* ~9 n& V　　见设计观点。
6 A5 k+ i6 l  V　　
1 L. w5 C  ^# S　　logical layer
　　逻辑层
) U% M3 R7 B9 _- m　　一组数据的图形化显示。例如：逻辑层Signal_1包含的数据，代表在电路板顶端的信号导线；逻辑层Silkscreen_1包含的数据，代表电路板顶端的丝网版画。你控制一个层的数据分配。你能够同时察看若干逻辑层。逻辑层可能与你研制的电路板的导电层不是一一对应。参详《PCB产品设计参考手册》中的“层”节，获取有关这些特征的说明。
1 @+ @& e' ~6 H9 t% @* o2 U- x　　M
　　
　　machine assignment
　　机器分配
- M0 J& Z2 j: T  o　　插件机的代码分配，在生产台上分配零件插入允许和禁止区。
. E3 u/ U" j2 N* X8 N8 |' u. _　　
　　machine channel
- S3 |, |: Q( O. z/ @5 }　　机器通道
　　插件机里固定零件的槽沟。利用DFA设计规则,你规定假设一插件机使用一个机器通道。另外你能够规定零件号分配给机器通道。
　　
　　machine code
& R3 R9 y$ _' u# c6 q* a9 H　　机器代号
　　一个必要的、唯一的串值,标识在制造场所的装配线里的一部插件机。
　　
　　machine type
! H1 I, m- ]/ M( \$ N, y9 ?　　机器类型
　　零件插件机的分类，描述机器的功能。这些类型还描述机器的插入装置和包括以下：
　　轴向自动插入
　　自动贴装放射式
# d9 v" g: t- R　　自动插入
　　奇形自动插入
　　奇形元件自动插入
　　手动插入/安装
　　DIP
　　IC自动插入
- u0 m3 ~+ l7 ^5 G7 X. K5 K, N　　
" _& C' }6 A2 X　　Manhattan length
　　曼哈顿长度
0 N  S$ V6 x0 C) G2 a　　仅仅沿着水平和垂直的方向测量导线在电路板上的连接长度。
　　
& l/ _5 g; H0 L; d; g　　manufacturability
　　可制造性
　　产品配置的状态引起工艺改进或者成本增加的结果。
　　
　　manufacturing site
& a; X, Y5 U/ Q' R& v　　制造场所
　　自动地、半自动地或者手工地装配印刷电路板的场所；装配安装PCB的工厂。
　　
　　map
' @) t$ x! K9 ~1 H. V　　map
　　术语map存在两个含义：
) P2 h+ ^0 s* s: G: V  u4 V- D　　1.在LIBRARIAN里指建立一个映射文件的操作，使一或多个原理图符号与一个零件geometry发生联系和描述符号管脚与零件管脚的分配。
　　2.在LAYOUT里，当使用Automatic Mapping功能时，在编辑窗口之内放置零件的操作。
　　
9 R! |% G) X! [6 A7 c1 I, N　　mapping file
　　映射文件
　　一个ASCII文件,列出一或多个原理图符号的管脚和一个零件geometry的管脚之间的联系。当为电路板分配符号到零件时,PACKAGE使用映射文件的内容。一个映射文件是一个通用描述,能够应用于多个零件。
　　
3 {- Y6 S1 T! e$ z9 f+ {　　marker
　　标志
　　由一个菱形代表的一个点。在热分析里，当Pow_typ和Analysis参数分配给这标记时，标记被看作单点源电源。在单个节点上放置这标记，修改有限元网络。你还可以使用标记细分几何元素比如线段、弧线或者圆形。标记以小菱形突出显示，并且在放大或者缩小时保持大小不变。参见元和有限元网络。
　　
　　maximum insertion height
　　最大插入高度
1 j! [6 m+ x. \1 `　　电路板表面到插件机的插入装置之间允许的最大距离。
　　
　　maximum temperature
$ ?) i1 Y% V# G5 Q4 M% a+ L　　最高温度
3 `1 S; L. m. }3 D; g　　所有包含在零件热覆盖区之内网孔结点的平均温度。
8 W. Z4 \/ j; r; S　　
- e' C# c' S( ?& x, m2 R　　menu
　　菜单
　　在屏幕给出的用于选定的一列对象或者动作条目。选择菜单的其中一项执行某项功能，显示一个子菜单或者显示一个对话框。
　　
　　mesh
　　网孔
  j3 ?* w3 X' `6 Y　　见有限元网络。
　　
- m* w3 Y9 A6 @6 ^, N2 {　　metallization
　　金属化
　　导电原料的薄膜图形沉淀在基材上，使得电子器件互相连接。
　　
　　mfg_sites
　　一个位于pcb容器里的设计对象，存储DFA(面向装配的设计)有关插件机、生产地点、装配线和插入装置外形的信息。
　　
　　microstrip
　　微带
  ?  z% ]1 r% Q; s8 W) [7 V1 u' U　　一种控制耦合阻抗的线路接法，在它里面导体通过绝缘体与接地层分离。如果这导体的厚度、宽度和离接地层的距离都是被控制的,这导体表示一个可预测的特性阻抗。
7 e, Y9 |+ i( [! {　　
7 P( ?4 w8 K5 r　　milling data
5 N. k1 g* z- o+ b" k6 ]0 p　　铣(削)数据
　　由FabLink建立的文件，输送到铣床。查阅《使用PCB设计工具》手册中“生成铣(削)数据”节，获得更多有关铣(削)数据的信息。
8 \5 A7 P4 J6 y6 d8 W　　
) l* P7 ?" J& ^- d　　milling format
　　铣刀格式
2 ~+ K" x' ]3 I+ L　　描述多少铣(削)数据被写入文件。这些说明包括单位（英寸或者毫米）、模式（绝对或者增加）、前/后补零的使用和有效数字的数目。查阅《使用PCB设计工具》手册中“生成铣(削)数据”节，获得更多有关铣(削)数据的信息。
/ M) h% x2 h: F, g# b# [9 y9 w　　
1 q) n1 ~5 r: R7 V7 A　　milling table
　　铣(削)表
　　在Fablink里建立的ASCII格式清单列表,确定在一个铣床里铣刀尺寸与刀具位置的映射。查阅《使用PCB设计工具》手册中“生成铣(削)数据”节，获得更多有关铣(削)数据的信息。
& q$ f( U7 j2 J( V  K* Y　　
5 p! c: j8 z& W7 @/ {8 x/ M8 d! S4 x　　minimum temperature
　　最低温度
/ ~* y4 c: W% L2 ]1 X- l( P8 N- F　　所有包含在零件热覆盖区之内的网孔结点的最低温度。
　　
3 P( R7 ?$ [7 A7 t; L5 U7 J+ ?　　Mitron
1 ?; V/ U; _5 B( P8 P* ^( y* P　　一个公司，专攻印刷电路板的生产软件。
' W6 M# f  ^* Y+ I1 i" B' {　　
. z' |  _! }& q　　mixed technology
2 q( G2 n, I9 _4 i) O5 q: z　　混合技术
　　一个术语，指的是一个带有任何以下综合技术的设计：
( r2 k# ?' O( l" E9 ]( U　　1.传统的PCB和多线的布线
　　2.表面安装和通孔设备
　　3.数字和模拟电路
　　
* i- L  R, k6 M: [5 B! D　　mnemonic
% b% n+ P5 l5 m+ |　　助记符
　　一个菜单项的单个字符（通常首写字符）等同于这菜单项的完整名称。当显示菜单的时候，在键盘上按这单个字符，开始菜单项的选定。
; G9 q' {4 k9 m+ E8 B. }　　
& t% @$ S9 J( `, Z8 @　　mode
1 [8 ?0 y. ^: u5 E6 w0 _& o( Q, @　　模式
* {: t7 s+ |  ~. D8 t6 B　　已确定的条件或者状态执行一个特殊类型的操作。当前的模式决定系统如何解释和处理数据。例如,在一个选定模式里,输入x,y坐标，确定选择对象；在一个布线模式里，输入x,y坐标确定一条导线的顶点。
, E* L  V- d! c. K3 D) V, o　　
　　model
; o# G. V$ f, H' `　　模型
　　一个热分析对象，包含一或多个几何图形的项目、元件、参数、模型，或者图画。热分析模型对象具有一个".thm_n"默认扩展名,n代表模型的版本号。
0 z# S6 M$ Q2 v# w　　
: E6 [9 X( n( ^　　model properties
　　模型属性
　　在热分析里,附着于总体模型的有效信息，不具体到个别物品。参数包含你添加的、认为对模型来说是重要的信息。例如,你可以想补充一个模型特征描述构造模型的源材料。当这个模型被插入另一个模型中时，模型特征成为物品参数。
　　
　　Multiwire
　　Multiwire
% M" H+ _) k% \　　一种分立连线技术。一个多线的电路板使用分立导线嵌入一个电介质中，使电路互相连接。电镀通孔形成到电路元件的单独连线。
　　
　　mutually exclusive components
  O& G7 n- K, n' y　　互斥零件
+ t" d- C  n0 \. S. b　　在同一个多次装配的设计里零件，但是从不在设计的同一次装配里同时出现。
: V$ k/ A' H9 y% _) P+ [1 Y& f1 h4 `5 V　　N
% K2 \! p4 ?7 q3 ^4 b4 i+ [# L　　
' y, [( C2 W" O　　named view
　　指定的察看
; x+ y+ v: n: s! e8 J　　一个LAYOUT或者FabLink编辑窗口里已经定义的矩形面积，你分配一个名称给它。通过指定察看名称，你能够稍后在编辑窗口里取回一个特别的察看。
　　
' n& V7 _% B/ X  v9 H　　natural convection
" b5 i0 s$ a/ C, q　　自然对流
　　一个换热机制,在这里气体靠由气体密度差异所创建的浮力推动。该力量是当较冷的气体替换较热的气体时创建的。
　　
! L: T+ t2 A3 o1 Q　　net
　　网
　　一组有着电气连接的管脚。网指的是在一个原理图上显示的已经连接的逻辑管脚或者在一个印刷电路板上已经连接的物理管脚。
  Q# j4 Q  q" S5 O4 Z2 Z4 M+ S　　
　　net length file
　　net length文件
* S9 J  d; u. ?4 R" x4 o' \8 y　　一个ASCII文件，列出每一个电路和电路长度（按十纳米递增计量）。net length文件在pcb 容器底下的mfg目录里；默认文件名是net_length。LAYOUT和FabLink建立该文件。
　　
. ]8 G0 m1 g3 s　　netlist
) u# V, E$ J, I( [2 U　　网表
- L" H# C- \) S1 [" Z4 @# S　　在一个设计里的网的记录。网表记录每一个网的网络名、插脚数 和引用代号。
　　
　　nets design object
　　nets设计对象
　　一个ASCII格式清单,列出网名、相关的零件管脚和参数。
　　
　　nets
　　设计对象存在于你的设计目录的pcb容器里,默认文件名是nets。PACKAGE、LAYOUT和FabLink Fablink编写nets设计对象。
　　
3 W9 r2 b8 Y- E0 e% G0 ?; k. H! d　　Newtonian heat transfer
　　牛顿式传热
　　一种换热机制,在这里热流量与温差成正比。牛顿式传热使用的比例常数是传热系数。参见对流热传导系数和热传递。
　　
　　node
　　节点
# Q$ _4 m$ D2 B　　在有限元上的一个点，在求解期间是计算它上面的温度。在有限元网络里答案的近似等级决定每元素节点的数目。在第一级分析里有三个节点,有限元三角形的每一个顶点有一个。参见近似等级。
　　
& z1 }" Z7 d+ J7 s/ u0 I& u$ v　　Notepad
　　记事本
5 ?/ b" ^! }; L- m1 U　　一个能够通过用户界面或者AMPLE功能调用的完整的文字编辑器。
　　
( v* s' c0 N8 s/ L　　notes design object
　　notes设计对象
, n( S. P, k# _& {, C　　一ASCII格式清单，包含从Pcb_pin、Pcb_net和Pcb_inst参数中提取的注解。notes 设计对象存在于你的设计目录的pcb容器里。PACKAGE创建notes 设计对象。
) t0 M1 L8 T) @: R9 A5 m. e# G　　
6 S2 I% @0 @6 _# [% @' _3 g( ~　　Nusselt number
" y2 f/ c7 ?( n! G　　努塞尔特数
$ `6 ]( Z, r: w* _　　一个被用于对流分析的无单位参数，代表气体热阻与对流热阻的比值。努塞尔特数( Nu)对计算强迫对流换热系数相当重要。
　　O
　　
　　objects
　　对象
$ b3 y6 V: a2 Z# v　　保存在电路板层和图解数据的图形实体，为电路板布图提供信息。图形实体的例子是填充区、钻孔、管脚焊盘、导线和过孔。图解数据的例子是误差、栅格、辅助线、密度和geometry属性,比如板边与元件布局外框。你能够设置对象类型为可见或者不可见。可见对象类型显示在可见层上。
. _7 T! A) Q- ?0 p$ z. g# F2 a　　
　　order of approximation
　　近似等级
5 R) }( ]% n% I- I4 D7 O　　多顶外形的精确等级，用来逼近在有限元网络里的每一个元素之上的微分方程的答案。热分析允许你想要选择四个近似等级之中的一个：第一级（每元素３个节点）、第二级（每元素６节点）、第三级（每元素10节点）和第四级（每元素15节点）。
　　
　　
　　onsertion
0 [; A( v+ M" T　　贴装
　　在一个基材上例如一个印刷电路板上，安放、固定和有时有波焊一个(表面安装的)零件或者设备的过程。
4 ?+ w) |9 A/ q. m8 r* N7 O　　
　　origin offset for head shapes
8 P4 K! K  p( n5 Z; d　　装置外形原点偏移
　　一个用户可定义的距离，插入装置外形能够偏离一个零件geometry的原点的距离。如果你没有定义装置形状偏移,系统映射装置形状的原点到相关零件的原点。
' C3 K" T3 q$ l　　P
　　
　　package
& P0 _5 {0 e7 L* e2 R　　封装
　　被放置或者被嵌入系统或元件的物理对象。多芯片组件技术的物理容器固定基材。参考封装类型和基材。
9 w, K; j- E3 J, p　　
　　package type
) X- {' p" |* h　　封装类型
　　物理封装的形式。集成电路常见的封装类型包括DIP、SOIC、PLCC、CDIP和平封。
4 h2 n- |  t2 _, V6 o4 \　　
1 k$ k; P. E( H# j+ b* q2 Y% }, S　　pad
/ o8 _6 H4 c, _. ?: E2 P4 z　　焊盘
% {! g3 i$ B7 d　　在一个电路板层上的金属外形，零件管脚在此处连接电路板层。焊锡在焊盘位置连接零件管脚到电路板上。through - pin零件的焊盘中间具有金属化孔。表面安装元件的焊盘没有钻孔。
; s! e$ Y" O; z  _4 G　　
　　pad clearance
　　焊盘间距
5 }* D& |$ c1 _! Z# h2 r　　在一个管脚焊盘叠或者通孔焊盘叠与任何其他导电元件之间的最小间距。可选的电路板属性Default_padstack_clearance设置衬垫间距值。当布线接近焊盘或者过孔时，自动布线器承兑这间距值。
) h7 t1 L. f0 z' X& d2 J　　
+ J3 q9 x! G# s: `3 a　　pad rule
　　焊盘规则
2 u* B8 ~5 R  E　　见管脚规则。
　　
　　padstack
1 `$ _5 c+ ~% |3 H　　焊盘叠
　　见管脚焊盘叠与通孔焊盘叠。
" v4 ]( c9 i+ Z3 ~4 a) v2 ~　　
! R- o' W; K; d, m/ |% X5 e! }- a6 X4 \　　padstack drill clearance
　　焊盘叠钻孔间距
9 k+ Z$ p4 _8 x  p- L　　在焊盘叠层钻孔周围，以用户单位指定的一个间距值。tech设计对象通过层存储焊盘叠钻孔间距。系统使用这值核对管脚与通孔焊盘叠，检验在焊盘叠层的外形是足以完全覆盖这区域。
9 O) `% l( \+ ]" N. w　　
  e9 N  X/ }% U3 O　　palette menu
　　调色板菜单
　　每当你调用一个PCB设计工具时，默认在会话窗口右方显示的菜单。菜单选择作为图标出现。调色板菜单提供迭代法存取PCB设计工具里最经常使用的功能。
　　
$ W$ {1 j6 N- g　　pan
' ]- F; a1 M5 M　　扫视
　　在编辑窗口里,以水平、垂直或者对角线方向动态滚动察看。在环绕编辑窗口的边界里有八个扫视区域，当你保持光标在其中一个之内时，扫视开始。每一个扫视区域控制一个特别的扫视方向。当移动光标远离一个扫视区域或者当电路板的范围出现在编辑窗口时，扫视停止。
# C7 k2 c% {8 A( ?, F　　设置扫视和缩放对话框提供设置扫视延迟、扫视速度、扫视区域的宽度和扫视区域的百分比，专供水平／垂直扫视。分开的设置控制扫视功能的开|关状态。参见扫视区域。
　　
! u  L7 M: O3 O0 p. S( G; h　　pan zone
8 s; d% b, }# ^0 C　　扫视区域
: g, F* S* {! S* j" b6 h　　在编辑窗口之内的区域，控制动态扫视。编辑窗口包含九个扫视区域。在编辑窗口里面八个扫视区域构成一个边界；一个扫视区域覆盖编辑窗口的中心区域。定位和保持光标在扫视区域边界的某一个里，编辑窗口开始动态扫视,如果电路板一部分超过当前察看之外。当光标在窗口的中心区域之内时，扫视不会发生。根据如何封闭光标编辑窗口的边缘，改变在一个扫视区域之内的扫视速度。当光标靠近窗口边缘时速度最快。光标靠近中央不扫视区域的边缘时速度最慢。
, n0 y/ {# q2 ]. u# ]& m　　设置扫视和缩放对话框提供设置扫视延迟、扫视速度、扫视区域的宽度和扫视区域的百分比，专供水平／垂直扫视。参见扫视。
( w# `6 m/ T  T3 `" I4 V3 _　　
+ c% Y: t0 E+ @+ ~! ?! a8 C　　
　　panel
5 c! o5 G, W0 p　　在制板
" v' i7 w7 S/ n5 b  V+ V　　一片指定尺寸的电路板材料，被用来生产一或多印刷电路板或者一或多印刷电路板层。一个分步重复的在制板包含一个印刷电路板的多份拷贝。一个多层的在制板包含两个或更多同一电路板的层的不同组的拷贝。在制板在电路板生产里一般地被用来提高效率和节约。
$ }( |9 f4 e9 b# C! W- V　　
9 o; G/ W, N0 q# Q; g　　panel transport direction
$ w$ L  V# ?, P6 v: Z　　在制板传送方向
7 S! u1 s4 T' m+ n　　在制板在装配线的传送带上的放置方向。
　　
　　parallelism
/ V4 w$ b; k) d7 T# J; _. O8 ~+ V　　并行性
8 F! p' G2 y& c0 ]  ~! M/ z　　两个网彼此并行运行的程度。
　　
8 V' N6 t0 B4 J8 d7 g+ ?( m　　parameterized shape/component
　　参数化外形/零件
　　一个参数化的外形是一个零件的物理性质(宽度、长度、间距,诸如此类)，定义为逻辑元件的参数(或者属性)。这意味着零件的物理模型是动态的；它反映参数值的变化。参数化外形在射频线路图里习惯被用于使模型互相连接。参数化外形的例子是：
+ A3 \/ Y* C* A8 [/ X' ~+ }　　.传输线
　　.弯曲线
) ]/ m, m) r5 w3 H0 Z4 A　　.螺旋线
　　.T型接头
　　.十字线
& u: N7 Y! S; }4 M' a　　part
, Q1 ^0 s* I0 l3 p　　part有两个含义：
　　1.在DA里，电学上有效部分的集合，联接于一个零件。与零件相似、在Design Manager里用图标代表元件。
　　2.在PCB里，用于电路板设计的一个实际设备（比如一个电阻、电容、连接器或者集成电路），用于执行电气功能。在Board Station里，用于识别的零件号码、包装在零件里的逻辑符号或符号、geometry和分配给零件的参数，这几项组成一个零件。参见零件界面。
　　
0 R# ^0 z8 }4 L  V( n# M; ?( \　　part interface
4 g& D3 x# O2 A* Z! ]/ y5 n0 {　　零件界面
" ]0 N) ^1 b: `& ?  ]　　在热分析里元件的详细电气描述。这元件接口可以引用一个符号、一组登记过的模型、一个管脚接口和一个属性设置。
; w: Z2 B9 a9 |1 X1 p$ Z　　
% E+ R9 Y" d1 R+ V- A4 `; Y　　parts library
　　零件库
( s* ]+ I8 v; }  b# h　　见geometry库。
　　
　　paste
# {6 w' p# ?8 g- |& I& d. V　　糊料
3 F$ f, p% _8 g+ [! W! Z　　一个术语，当指的是厚膜可丝印材料时与油墨同义。三种类型的糊料允许用来导体、电阻、和绝缘材料的网印。
　　
# k% d$ }6 K3 q$ x　　paste blending
' N2 R# ?, o5 o$ w3 g: ~5 d, }3 e/ _　　糊料混合
# B! i+ E  k3 m% c, U: t' ~　　混合两种不同的薄片电阻率的电阻糊料，制造介于两个原始糊料之间的第三种值。
: q3 y  B* C7 K5 W　　
　　pathname
　　路径名
+ B! J& K* L% J2 }/ a' l# O　　一系列目录名和／或文件名,通过斜线符号分隔。路径名能够从网络根目录或当前工作目录开始。路径名以目标对象的名称结束。
  s" l( g% ]+ r　　
　　PCB
1 y# h3 w9 D) ?1 {6 C8 d　　印刷电路板的简称见印刷电路板。
　　
* {0 H- K# ]" Q　　PCB-Gen
　　Mentor Graphics工具，用于从BA里面构造印刷电路板数据。
1 k& {; Z; w$ g; ~( K　　
　　PCB design file
　　PCB设计文件
　　
　　PCB design viewpoint
　　PCB设计观点
　　一个命名为pcb_design_vpt的设计观点，包含被PCB设计工具用来分析设计的配置规则。每一个PCB设计的pcb_design_vpt设计观点包含Mentor Graphics工具创建的原理图。见设计观点。
) D! r+ J0 h& h4 H2 q! R; }; Q　　
　　PCB design tool
  R# z2 n1 X% ~' i+ g0 R, q　　PCB设计工具
　　一个术语，指的是任何设计电路板、混合电路和多片组件的软件应用程序。核心PCB设计工具是LIBRARIAN、PACKAGE、LAYOUT和Fablink。这些工具可能或者可能不包括以下选项：
　　信号完整性分析
# S/ z  J" {. L  L5 W　　混合电路和多片组件设计
* L/ t( M) \4 I8 Q　　PCB和MCM布局图的物理试验地点分配
  f& L1 n1 Z% E% y& b9 D4 A　　热量问题分析
0 X" _6 X3 {* r　　以电气时序约束为根据的物理计算规则
　　
; L  m, E0 l5 D3 N　　photoplotter
　　相片绘图仪
+ b) l5 b7 X: V　　一个计算机辅助设计输出装置，用照相的方法生成用于印刷电路板设计的高度精密照相原图。
　　
6 X! |) }0 a* c+ `9 G" U　　physical layer
　　物理层
* ~& L; H/ M1 e) o　　你的电路板的一个层的表示。通常,物理层仅仅被定义为电路板的导电层,不过物理层可能同时代表丝网或者其他非导电层。物理层决定电路板层的叠加顺序。每一个物理层使名称后带有叠加序号的唯一层与一个或多个逻辑层发生联系。 例如，Physical_1层是你的电路板最顶层的缺省名；Physical_1层一般与Signal_1和Pad_1逻辑层有关。如果你不明确创建物理层,LIBRARIAN、LAYOUT和Fablink根据你的电路板的特征，自动创建一个默认物理层结构 。在设计目录的pcb容器里，tech设计对象存储物理层信息。参见逻辑层。
　　
9 |8 t$ c/ G  R: p9 T　　pin
, u" g4 M9 y; n) @7 L+ ]　　管脚
　　印刷电路板术语，一个元件引线，在一个零件和电路板之间提供金属连接。与元件管脚相同。参见引脚。
　　
: v* |/ o$ g+ G" A" X% J" v# q　　pin grid
  _8 K5 r: ^% J+ _/ _. y3 P　　管脚栅格
　　一个用户自定义的栅格，系统使用它去定义布线栅格。在管脚栅格的基础上，LAYOUT创建一个不均匀的布线栅格，能够有时允许在管脚之间有两根导线。例如,假定焊盘尺寸是.060，带有.008导线和.008间距，并且你指定一个0.100的管脚栅格（标准DIP管脚间距）。LAYOUT在布线栅格里添加网格点，允许在管脚之间走两根导线。然而,管脚栅格经常被设置为零值, 在这样情况下忽略管脚栅格。查阅《使用PCB设计工具》手册中的“设计一个布线栅格节。参见布线栅格、导线栅格和过孔栅格。
( W1 z1 ~* p" E. G4 y  P3 P  Y　　
　　pin head shape rotation
　　管脚装置外形旋度
　　为一个管脚焊盘叠定义的插入装置外形的方向，以度为单位。
! f$ S9 [, k2 p  m% ^4 u- w, \　　
" h2 Z2 S' k, J9 K/ s　　pin padstack
　　管脚焊盘叠
( f7 K1 S& ?3 o7 H/ c　　在LIBRARIAN里创建的一种geometry。一个管脚焊盘叠是一个焊盘或者一系列焊盘的尺寸和外形的图形表示，纵向排列,在不同的电路板层上。一个焊盘叠还可以包括钻孔尺寸和电镀信息，定义用于插入一个零件管脚的孔。管脚焊盘叠geometry代表一个零件管脚连接，由一个geometry命名、焊盘图形和焊盘叠属性组成。 管脚焊盘叠有三种类型：
　　(1)blind （盲）——在一个或多个电路板层里（从表层到内层）为管脚提供连接。一个盲管脚焊盘叠具有Terminal_blind_definition属性，并且让你定义可选择的管脚规则。见管脚规则。
+ S8 p% Z+ h5 \3 H$ e, Z, a+ q4 u　　(2)surface （表面）——代表一个表面安装设备的焊盘，能在电路板的顶端或底部的物理层见到，依赖于一个表面安装设备的布局。一个表面管脚焊盘叠具有Terminal_surface_definition属性。
　　(3)through-pin （贯穿脚）——跨过电路板的所有物理层，在所有的电路板层为一个零件提供连接。一个贯穿管脚焊盘叠具有Terminal_thruhole_definition属性。
4 x1 p  j, w3 F- v5 W: q) }7 x　　查阅《使用PCB设计工具》中的“构造geometry”节获得更多信息。
6 w; C9 A4 A+ L7 I+ n5 }　　
/ f; T8 z* h/ g; r% b. n1 S4 N　　pin rule
　　管脚规则
4 x5 `8 d, s; L* p- P　　定义由一个管脚焊盘叠跨过物理层的规则。盲管脚焊盘叠是唯一你能够定义管脚规则的类型。利用管脚规则,你能够定义一个盲管脚焊盘叠是否表现为一个盲管脚、埋管脚或者表面管脚。如果你没有为一个盲管脚定义管脚规则,默认管脚规则把盲管脚当作一个表面管脚焊盘叠。参见管脚焊盘叠。
　　
　　pinset
) k& |. S; B7 S  J) S/ Z　　管脚组
　　在一个映射文件里,在一个逻辑符号上的一组管脚，能够同另一个组具有同样交换代码的管脚交换，在相同的网没有改变功能或逻辑。在LIBRARIAN里定义管脚组。
　　
　　pin swapping
　　管脚交换
　　交换两个或更多同样类型和交换代码的管脚的位置的过程。交换的目的是减少拥塞和缩小网长度。
2 Z$ h9 W2 F6 ^" f" p, I　　
　　pixel
　　像素
) }" J8 H# B! _, {5 l　　一个图象要素。例如, HP / PA彩色监视器的图像屏幕能够具有1280水平像素乘1024垂直像素。
　　
( J3 v/ ]1 C2 l$ N/ y# A　　pkgconf design object
* ^8 T4 `2 t. q/ P& O) |. S- v3 p　　pkgconf设计对象
2 i: }9 m2 q3 Y! |　　一个ASCII格式清单，包含PACKAGE使用的属性信息。pkgconf设计对象存在于你的设计目录的pcb容器里。系统提供一个pkgconf设计对象的默认版本。你可以拷贝这缺省文件和修改这拷贝，或者创建一个新的pkgconf设计对象，在这设计对象里反映指定信息到你的设计。
　　
　　pkgs design object
7 s" p$ r" t/ _* Q9 n　　pkgs设计对象
　　PACKAGE创建的一个ASCII格式清单，包含在PACKAGE会话期间产生的符号到零件的摘要。
: X. N/ R1 k! ]) {5 j3 H　　
* o) O+ L% U7 D9 e/ Q. \1 d　　pkgs
　　设计对象存在于你的设计目录的pcb容器里。
/ Y. p' W$ C; D; M　　
　　place grid
　　放置栅格
: g! }7 i- R! w9 \　　见布局栅格。
　　
/ b& @) ^: z0 k5 @6 }% u4 F　　placement clearance
8 Q: B4 `7 l" q8 X　　布局间距
6 Q# i2 I2 {9 i) g) j2 y( m; ]　　确定在布局期间零件外框之间最小允许距离的一个值。LAYOUT在自动校验期间使用这个间距值防止非常密集地放置或者移动部件。布局间距保存在tech设计对象里，凌驾于默认电路板布局间距之上。
& O+ G# o* u1 O9 |6 v+ `　　
　　placement grid
1 F8 B8 w9 K- ]" f　　布局栅格
" u' Z$ K; Z' j　　一个被用于交互或者推定布局的用户自定义栅格。一个已放置零件的原点捕捉一个布局栅格点。通过在LIBRARIAN里添加电路板geometryBoard_placement_grid属性，定义布局栅格。你可以在LAYOUT里重新安排布局栅格。同样叫做放置栅格。见栅格和布线栅格。
# R3 Z4 D# |$ [4 k/ s" {9 K) ?! d　　
　　placement keepout area
　　布局禁止区
　　一个在电路板上的用户自定义范围，在它里LAYOUT不可以放置零件。一个布局禁止区是可选择的电路板属性，你可以在LIBRARIAN和LAYOUT里分配Board_placement_keepout属性给电路板geometry。
　　
　　placement outline
8 M0 z# g3 h- `2 P" o, d6 s　　布局边
  ?3 n, ~1 k- e5 A　　见电路板放置边界和元件放置边界。
　　
. j! `( D( k  a* v: Q2 @# a: ?/ f　　plowing
7 r1 P" e3 ^# q# o　　开槽
　　在一个填充区输入外形之内,除掉环绕一个网对象的铜箔，维持设计规则间距。
　　
( t; W# X8 R0 {' \8 |- c% Z　　polar angle
　　极坐标角
% o* c8 v) a+ m* C8 |, y3 e3 _　　从X轴起计算的角，规定以度或者弧度为单位。
5 O* l% ?. L2 L8 J$ {　　
3 I& R  W( p) B$ E, }8 [% P! `. z9 f　　
　　
　　polar coordinate system
6 O/ Y' u; n3 e6 N/ Y3 B　　极坐标系
　　一个坐标系，一个角从三角坐标系的正X轴起计算，你用来输入坐标。这正X平行于工作空间的X轴，是从基准点起计算的直线距离。极坐标系的方向是通过工作空间坐标系来设置。极坐标系的原点是通过基准点来指示。参见绝对坐标系和三角坐标系。
　　
5 E3 m  X+ @8 j5 a3 s# q! ?　　popup form
9 ]+ p$ [7 n$ X" j　　弹出表单
( C% O9 K, B9 ^& l- y　　见对话框。
$ A8 V5 F1 ~% `; Z8 H$ G! m  u　　
　　portion count
　　份数
! h8 k  U& y1 C　　封装入一个零件的符号实例的数目。例如,一个7408零件包含四个符号实例，因此7408份数是4。在一个索引文件的元件描述里，在Symb_cnt列记录份数信息。与符号数相同。
　　
　　portion separator
5 y  n$ E* ]' V9 A6 j　　段分隔符
　　在一个引用代号里用来分隔引用代号和符号标记的字符。
　　
　　power plane
　　电源层
　　电路板保留给电源网的层。
9 T, p7 i" k- K/ Q" f, U, X　　
　　Prandtl number
! Y! z' i6 i% s/ U  P: O/ F  m　　普兰托数
1 g7 m$ c( E/ d, Q; j　　一个无单位参数，代表在气体里动量的分子扩散系数与热量的分子扩散系数的比值。在30到100摄氏度温度范围空气的普兰托数仅仅在0.707到0.693之间变化。普兰托数( Pr)对计算自然和强迫对流换热系数相当重要。
　　
　　printed circuit board
8 w1 O% p/ M* D; l1 R2 o　　印刷电路板
　　用刚性基层材料制造的部件，通过照相方法产生电气连接的图形。同样叫做PCB。
　　
$ X3 Q/ N6 W- Y; N( D　　probe
$ b  z0 I0 X( Z4 _9 Y　　探针
　　一个薄的、针状的电气端子,附着于测试治具,在一个指定测试点接触电路板，施加或者检测电信号。参见空板测试、在线测试和测试治具。
　　
  i/ ^$ t) V9 B8 u) [3 X, u7 Z2 [( {　　probe area
0 K0 r1 v* t3 Z3 \　　探针区域
" f0 e  k: a9 J; e　　测试治具的一个区域，你能够补充探针和覆盖测试治具的缺省属性。参见探针、探针栅格和测试治具。
) i5 e, n8 R' M: P　　
$ ~; a( I8 @0 v' y　　probe geometry
　　探针geometry
( O7 A, k* @# |9 ^7 s0 U2 z* X　　一个在LIBRARIAN里创建的PCB geometry，描述一个探针的属性。你把探针geometry加到一个测试治具geometry上。探针geometry必要的属性包括以下：
0 Q/ C- `7 `7 F7 Z! e　　探针形体的直径（Probe_body_diameter）
5 h9 R/ Z; A4 ^　　探针形体末梢的直径（Probe_tip_diameter）
- x3 M. W0 i/ L  N: ]　　最大尺寸的钻孔的直径（Probe_max_board_hole_dia）
　　
　　在电路板上与探针geometry相适合的最小焊盘叠的直径 ( Probe_min_board_pad_size)
　　参见测试治具geometry.
) K4 ?$ I; b/ `6 F　　
　　probe grid
0 ]( t8 C' W! e7 r5 U9 z　　探针栅格
2 i% l) u( f; l+ z, D' H8 s' V　　在一个测试治具、一个可选的属性,限制探针位置在指定的栅格上。在探针区域里，一个参数限制探针位置在探针区域之内的指定的栅格。参见探针区域和测试治具。
　　
　　probe-to-x clearance
　　探针与其他物体的间距
　　探针形体的边缘和另一个对象（比如一个通孔、管脚、零件或者另一个探针）边缘之间的最小净距。参见探针和测试治具。
　　
　　prompt bar
　　提示条
　　以AMPLE功能的定义为根据的单行对话框。提示条包含函数名、函数的必要自变量字段，和一组由选项按钮、取消按钮和确定按扭组成的措施。
9 u# w- K9 ]" d) b　　
/ X3 ~2 \; V3 B% ?2 M2 I" Y　　propagation delay
　　传输延时
　　指一个信号传播到一个导体的末端所需要的时间，或者是一个逻辑器件执行它的功能和在输出端发出信号所需的时间。
　　
　　property
　　参数
9 B, ^+ h$ [# \' b　　指你或者这系统分配给一个符号实例、一个网、一个管脚或者一个零件的信息标记。象属性一样,参数传达影响PCB应用程序如何操作这对象的重要特征和数据。参详《PCB产品设计参考手册》中的“参数”节，获取详细信息。
　　
　　property files
. H4 e8 b" u3 n/ B) P/ n6 f　　参数文件
! W0 V7 m) S1 O( W　　与特定的部件类型有关的包含热性质值的文件。标准的Mentor Graphics ps_parts库（$MGC_ PCBPARTS / ps_parts）包含四个 这样的文件：ps_ceramic、ps_glass、ps_metal和ps_plastic。每一个文件包含与不同的种集成电路封装件材料有关的六个关键热参数值：
　　结－壳的热阻（Therm_jc）
2 s+ u' l" i3 Y/ n" g9 I6 [　　结－板的热阻(Therm_r）
) F8 C! W+ S$ S5 Y+ g7 @  T　　元件高度（Comp_height）
　　质量密度（Mass_density）
　　比热（Spec_heat）
, F* Q! `5 w7 g. k) `! `　　表面面积（Surface_area）
' h* e  q$ b/ k1 ]5 b' D0 @! Y　　其他的热性质在映像索引文件中可以找到。在映像索引文件里，每一个部件的定义指定特性文件和关键字，用于安置正确的属性值。你能够在一个映像索引文件之内创建你自己的特性文件，输入和存取他们。
　　R
1 M1 u! w6 W1 K: u　　
　　radiation
( h" r' @5 X1 @( ^　　辐射
　　热传递用电磁波形式从一个物体到另一个。从一个物体发射热辐射的强度在光谱的波长之上变化, 随躯壳的表面温度和发射率而变。与传导和对流不同,辐射传热与温度的差异除以参与辐射热交换的两个物体的四次方成正比。
　　辐射传热从一个物体到另一个，认为要从斯蒂芬-玻尔兹曼常数、外形系数、表面积发射辐射和发射率考虑辐射传热的净速率。参见辐射系数、外形系数和斯忒芬-玻尔兹曼常数。
1 T% o( V( ^3 j- S% b5 P0 w　　
7 x7 r) p- T6 W  Y, _! p% L　　radiation heat transfer coefficient
' ?. p& A& i, Y8 q9 [　　辐射传热系数
! G8 j! x. I7 @9 y. y! E　　在牛顿式传热里,叙述两个表面之间的热流量与两个表面之间的温差的比例常数。辐射传热系数是随发射率、外形系数、周围温度和表面温度而变。参见发射率和牛顿式传热。
6 \* M/ c* [% p6 @: R, \$ v. ^　　
　　radio button
2 g, |/ @, G" y　　单选按钮
, _$ c' d0 x' E& k+ g$ o6 _　　用于对话框的菱形控制，像汽车收音机的按扭一样操作。每一个按扭代表一个互相排斥的选择。
4 E) x; @, i  Z& w; N% J! D　　
　　reciprocity principle
　　互易原理
3 Q2 I: |# E- V9 M) k　　见外形系数。
3 l2 H& i/ W- n. w( ^　　
( M; P; b# J- s- E, k　　reference designator
8 ~  A9 [4 ^) H3 p　　引用代号
　　分配给每一个零件的唯一标识符，记录在零件文件里。一个引用代号由一个文本前缀外加一个序号组成，例如U32或者R17。前缀一般代表功能的类型。通过编辑pkgconf设计对象，或者在DA里，在一个符号里增加带有（前缀）？的值的Ref参数，你就能够为所有或者特定类型的零件指定文本前缀。默认情况下，系统使用文本前缀J代表连接器，U适用于所有的其他零件。
　　
　　reference part
# y! ?" ^) n4 [' f& s　　引用元件
0 A) B  C: m0 d# {! u4 m　　一个模型的相关实例，已经被插入另一个模型中，不能再编辑。通用件往往临时的被使用、作为引用元件插入。参见定制的部件。
) e  e( W, M& G  e1 M" n　　
　　reflection
3 N! S/ k! H  d# L　　反射
　　由于在它传播时候遇到耦合阻抗变化，能量从一个高速信号以直线送回信号源。
% o2 R/ H) |  ^" m　　
　　registration mark
　　对准标志
　　一个符号，作为一个真实地核对若干底片层的对准的基准点。与靶子相同。
4 H" T4 s/ `1 I+ h$ t% l$ G2 c( O0 u　　
　　remapped assembly assignment
　　装配分配再映射
  \) L5 M9 N* }1 y' O　　零件插入装置的再分配。这些命令在交互布局期间增加跨接线之后是有帮助的。
5 Z' M# y! T- S7 ^6 U/ j　　
7 e% c! r3 j: R　　reserve part
0 k8 \6 l4 @" g3 o4 @　　备件
7 D% j0 t2 q& {0 L　　一个用户创建的备用零件。见备用。
3 B3 M2 _7 D7 Z. ^　　
　　reserved properties
7 c- ]( v* z7 h0 [/ f1 n　　保留参数
4 N1 t8 P1 s. Z( f7 ^6 d　　见热参数
6 B* b1 M( x8 o9 r0 s　　
　　resistor ink file
　　电阻油墨文件
　　一个ASCII码文件，描述适用于形成电阻的抗导电糊料的特征。对每一个可能的导电油墨选择单独创建和命名文件。电阻成型计算需要考虑的事项是在油墨可用以前，电阻工艺文件必须引用一个油墨文件。电阻油墨文件必须与电阻工艺文件存在于相同的目录里。默认情况下，两个文件都是创建在你的设计目录的hybrid子目录里。
　　
　　resistor technology file
" L$ i# U$ h2 {( R( |3 H　　电阻工艺文件
/ C# a4 c/ a3 x" B4 x8 b6 K! _　　一个ASCII码文件，列出用于计算电阻成型的缺省值、可用油墨文件和参数。默认文件名是ires.tech，文件默认位置是你的设计目录的hybrid子目录。
　　
& O1 }2 ^( q/ t; g: c　　Reynolds number
　　雷诺数
　　一个无单位的参数，代表在气体里惯性力与粘滞力的比值。雷诺数( Re)用于计算强迫对流换热系数。
　　
  M( o( C- i  U9 W) s. \　　RF region
　　射频区
　　对于每一个不同的Agilent EEsof RF设计, MGC PCB自动地创建一个元件组,代表特定的射频布局图的全部零件。在LAYOUT工具里，将射频布局当作单个实体(或者区域）进行选择、移动、旋转或者另外的操作。对待射频布局作为单个实体保存射频零件的关联布局。 一个PCB能够包含若干射频区。
　　这些值是自动分配的，不过你能够覆盖这些值。用作射频区命名的惯例是：
　　RF_REGION_n
　　n是正整数（1、2、3、...）n的默认初始值是1。
　　
) {3 s& D: b' d; ^: J: A, A　　rise time
　　上升时间
" N" Z) c/ `# C9 }! N% G6 A( w　　一个逻辑信号触发器从它的低态切换高态所需要的时间。
　　
　　routing grid
/ R% u' f; [8 ^　　布线栅格
- K& O, s  `" h! A: ~0 v* A　　The grid of potential horizontal and vertical trace paths across the board.LAYOUT将你指定的管脚、导线和通孔栅格汇编布线栅格。如果栅格没有均匀地结合, LAYOUT能够通过叠加三种不同的栅格，创建一个混合布线栅格。查阅《使用PCB设计工具》手册中的“设计一个布线栅格”节。参见引脚栅格、导线栅格和通孔栅格。
6 S2 i4 X4 ^; g2 l, G9 n. E& |　　
　　routing keepout area
　　禁止布线区
$ u7 t/ f, l, n7 ~9 W) q; v4 D　　一个在电路板上的用户自定义范围，在它里LAYOUT不可以走线。一个禁止布线区默认作用于全部电路板层,不过你能够将一个禁止布线区加到唯一的指定布线层上。Routing_keepout属性是一个可选择的属性，你能够在LIBRARIAN或者LAYOUT里分配给一个电路板geometry或者一个零件geometry。
5 v" V: Y! e. }' y+ O　　
6 S8 Z& k' t8 G! [　　routing outline
　　布线边界
　　多边形的边界，定义在LAYOUT里可以布线的区域。当你在LIBRARIAN里创建电路板的geometry时，通过增加Board_routing_outline属性定义电路板布线边界。与电路板布线边界相同。
　　S
　　
　　Scepter
　　Secpter工具
- ^9 D4 {# w% z0 ~9 M" U: o- M　　一个工具套，在CAD ( CAD计算机辅助设计）和CAM（计算机辅助制造）环境之间双向交换信息。Scepter智能地从一个CAD数据库摘录和合并电气、放置和布局信息，然后变换这些数据变成一个Scepter关系数据库核对、察看和编辑。当分析印刷电路板可制造性时，Scepter同时合并设计和生产规则。Scepter工具包括基本MDV、高级MDV 、Scepter DFF、 Scepter Fab、Scepter DFA、 Scepter Milling and Drill和Scepter Panel。 Scepter DFF 一个Gerber／数控铣床设计和生产验证工具，是Scepter工具组合的一部分。这个工具包括源自MDV Advanced的所有检查加上额外的锡膏层制造检查，在WYSIWYG（所见即所得）图形用户界面和即插即用环境里针对其他的CAD系统。Scepter DFF具有在PCB的部分区域执行交互分析what - if方案的能力。这个what - if供精确分析一个PCB的所有区域。
8 n* x" F2 Z8 J: v　　
- X1 m8 z' g- u6 n$ y( }$ M) e/ N　　Scepter FAB
　　一个设计与制造验证、编辑工具。Scepter FAB，WYSIWYG（所见即所得）编辑环境，包括Scepter DFF的所有功能，供设计数据的最佳化加工使用，使生产产量达到最大并且使成本减到最少。
　　
　　Scepter DFA
　　一个验证和编辑工具，分析并且改变设计数据使零件装配操作最佳化。Scepter DFA是一个完全的WYSIWYG（所见即所得）环境,与Scepter FAB环境同时使用。
# Q8 l9 o1 t8 E) \　　
4 ]6 v$ b) b1 h. O　　schematic
' C  u4 b) g6 G' z+ _, O0 ?　　原理图
　　描绘一个电路的电器连接与功能的图纸。
　　
: c/ O7 M4 b0 _; d　　schematic symbol
* G. H8 ]) \: ~' M　　原理图符号
' ~9 P6 n- D: }, D4 S5 z2 J2 L8 D　　基本设计元件、例如一个逻辑门，在原理图里代表一个电气功能。
: W' C5 U( L# ^' g1 S4 {　　
　　screening
, Q/ f  K: f* E; U" V& g　　网印
　　在制造期间强迫一种材料穿过一个筛网的开放区域传递预定薄膜电路图形的过程。
( \0 D* J7 t! N8 t　　
0 ]  V3 E+ s# Q5 ^7 G6 A　　segment
  X' T, b8 E/ U' P" n4 J　　段
8 ~' U2 ]& l/ K- Y/ M　　在两个顶点之间的一段导线。两个顶点必须位于相同的层。
% o3 o8 X  W; `, C5 z% u, E* p　　
# R: D* j8 D1 ~; c; @& e　　semi-automatic placement
3 R, Y$ o3 v5 r% W# c1 K$ G$ o; e　　半自动布局
3 O  J7 _5 B+ S. r; v( W　　在LAYOUT里放置零件到你预定义的布局地点的过程。你通过指定参数名称和值选择零件。预定义布局地点通过提供 被选择零件的横坐标和纵坐标，定义沿着该轴的间隔标志布局地点电路板的面容许的方向和预定角度或者旋转。
4 V9 @/ q. ^7 ]  @4 \. y+ t　　
: I4 c$ D1 }) S! x: |% n4 p- o9 b2 H　　shaped-based autorouter
　　基于外形的自动布线器
( u7 `9 l7 l! Z6 Z6 ]* b6 S( F1 h　　一个自动布线工具，随意地放置导线，与预定义栅格无关。能够在设计里提供优良的效果，包含两个表面和贯穿管脚零件以及若干零件管脚间距。
　　
　　shape factor
　　外形系数
　　一个几何系数，记载某一物体计算出来相对于另一个物体总辐射能的分配。 Also called the view factor.外形系数乘以在辐射能量交换里某一物体的发射面区域，等于外形系数乘以在交换里另一个物体的发射面区域。这个被称为互易原理。在辐射传热里的外形系数不是在有限元分析里的形状函数。
　　
　　sheet dielectric
0 |; B, a% k& C, o+ A. t　　绝缘层
4 ?" }) j5 j  S  X& m  y　　在多层的混合电路设计里分隔导体层的绝缘材料层。
　　
0 d2 s8 ?& N( J1 r, a( |3 ~( C　　sheet resistivity
" i3 `+ c2 Y5 u$ @6 ~' |& {: X% w　　表面电阻率
　　为薄膜电阻指定的基本设计参数。表面电阻率定义为当横穿单位正方形图形的对边测量时，具有同等厚度的一片材料的电阻。用欧姆/平方表达。
. k- y8 C/ T( `9 z$ V　　
' `" O4 c! B. ], r; ?9 {' ~( ~% A　　signal
1 v& V" a0 q$ P# H6 Y. e7 I　　信号
　　预先决定电压、电流、极性和脉冲宽度的电脉冲。信号从电路中某一点传递信息到另一个点。信号通过端口、管脚和连接器之间的网络传递。
3 z" U' F7 w2 Y. ^) Y) X　　
% K7 c$ ]8 F5 v: e  Q: n$ Y/ Q　　signal layer
# |7 _6 Q5 ~* @1 j  M　　信号层
! o' l' ^& r! E/ z% L& V　　一个准备传送信号而不是作一个地面或者其他的固定电压功能用的导体层。信号层能够是印刷电路板的表面层或者内层。信号层通常具有一个名称，例如Signal_1、Signal_2或者Signal_3。
/ _( v. W: E( X. K. `6 M9 s　　
　　smart guide
　　智能辅助线
; r% ]. O  J9 i9 W4 t. v8 K! a0 p　　一种交互布线特色，在编辑窗口里显示当前布线所选择的辅助线。在所辅助线之上走线,所有附着于其他的网络的辅助线不显示。利用智能辅助线选项布线的时候，如果目的地管脚超过当前的视野之外，扫视开始,当管脚进入编辑窗口时扫视自动地停止。正常的辅助线是智能辅助线选项的交替项，在选择辅助线的布线期间，所有其他未经选择的辅助线保持显示。参见辅助线和扫视。
　　
, W0 b! Q. r0 X1 n% Q, Y! q　　SMD
　　表面组装设备
( O; {7 t6 s- W- v; z　　表面组装设备的简称。见表面组装元件和插入式元件。
　　
( Y: M( G. c( X& s9 e　　softkeys
6 d- |5 J4 Q' H# Q　　软件功能键
　　分配给键盘上的功能键的功能。在PCB应用程序里,软件功能键执行某些固定预先编程的操作；然而你可以重新定义该键的功能。分配给软件功能键的功能可以在不同的应用程序内变化。
; R4 n. U$ L0 A. v5 }5 Y9 i- T( n6 E$ e　　
' A: F3 p- t$ r　　soldering
2 R- z5 h- |- I: M: s　　焊接
　　不需熔化基底材料就可以利用焊锡连接金属表面的工艺。
　　
1 ~. D, m, Y( c; J' b) i　　soldermask
- g/ O  C* ?5 d6 U! B, |　　阻焊层
2 M" S' I- b% u: H0 _. E% F. V  y　　在印刷电路板表面层上遮蔽的或者用薄片覆盖的涂层。在焊接期间，涂层阻止焊锡附着于选择区域和在导线和焊盘之间形成跨接线（不需要的导电通路）。
　　
& V, d- V, z5 Z  I/ Y: ]  J　　source object
: J0 V8 k0 A& u4 b; C( T0 q　　源对象
　　组织和存储设计数据的设计对象。例如，一个DA原理图是一个源对象。源对象包含未经计算和未建立联系的数据。
+ P8 c4 Z( u9 ?( {4 t　　
　　spare
　　备用
　　一部分未使用的零件。参见备件。
　　spares design object
　　spares设计对象
1 M  [, X' b: p* I! ]* s' X　　所有设计里未使用的部分的ASCII清单。PACKAGE创建spares设计对象，并且存储该文件到你的设计目录的pcb容器里。
8 W/ [( U8 p1 n: U( N　　
$ |# @6 X* Y, a7 _/ J) l$ \5 W　　SRP
6 k  o( Z  w' [5 n- X! Y, q: g9 u3 Y2 }　　Schematic Release Package的简称，在BA里可用的一个工具。SRP创建便于理解复杂化、层次化原理图的概念。
　　
2 J3 z/ S% R; y- B* o7 z　　stackup
　　压板
4 L8 d2 n6 G* s9 |) P　　见底片次序。
7 T5 W/ J3 l6 M: a8 q0 w　　
$ W' F. [) e5 X  F　　steady state
9 l& P3 g0 \9 M( p+ ]　　恒稳状
　　在这状态里，热系统的参数、传导约束和温度随时间保持不变。在热传递中，恒稳状意味所有瞬变条件已经被抑制，比如在一个印刷电路板里，系统任意内部的温度曲线图和梯度变化曲线没有随着时间的过去而转变。参见瞬态分析。
　　
　　Stefan-Boltzmann constant
　　斯忒芬-玻尔兹曼常数
" y( [0 ]6 B! u0 f) r) F8 q　　一个计算一个表面能够发射或者吸收黑体辐射最大热通量的恒定值。参见黑体。
, c" G  p1 }7 ^; C/ l　　
( M% ^+ b9 L7 l2 e2 q. N- [3 x　　stripline
) P6 l# c* i; A* Q( D; E  W5 }　　带状线
+ [$ O. i% N  @4 N. V- g　　一种控制耦合阻抗的结构，是在两个基准面之间的电介质中心的导附录体。如果导体的厚度和宽度、介质的介电常数和基准面间的距离是可以控制的，导体所表示的特性阻抗是能够保持恒定值。
　　
　　stub
　　分支线
　　信号网的主线的一个分支，通常用于延伸到那些不在直接信号通道上的负载。
　　
0 Y9 c) h* v* W* z% j3 y3 }　　substrate
! `, e9 K+ C$ U+ c& l2 a- ^# S3 U　　基材
0 L3 @7 |. l  D1 s/ X0 R6 i　　用于连接和支撑一组电子器件的介质通称，一般是陶瓷材料或者印刷电路板复合材料。还有,混合电路是构造在基底材料之上的。多芯片模块技术中，晶粒与元件放置在基底材料之上构造成混合电路。
5 r; ]& N+ m" Q6 K, \5 `) \　　
5 N# v; h" T- x! ]7 N; G; X/ L' F　　surface mapping
( B5 W( `3 E; x  Q　　表面映射
5 F. z+ t/ t! i# `$ t　　在进行自动布线前，以当前的导线规则为根据，建立可能的导线位置的网状物的过程。在多线自动布线器审查通过期间验算映射信息。
　　
; N1 o; D+ f* n! ~7 d　　surface-mount component
- U& L6 w( `2 u' {6 q　　表面组装元件
  F5 r! p' q/ J3 n　　安装在电路板的表面的有管脚零件。你能够在电路板上相同的x,y位置放置两个表面组装元件，一个在顶面而另一个在底面。与SMD相同。参见插入式元件。
8 m' M0 E5 n6 U! t　　
0 K6 A) K$ y3 z2 W6 Q' {  P5 m　　surface pin padstack
　　表面管脚焊盘叠
2 ?, ]. ^- ^& w- {- V9 ^　　见管脚焊盘叠。
1 U4 |! t3 k, G1 n4 \1 c　　
　　swap code
& ~& R7 h1 E( C　　交换代码
/ i+ W0 [- I4 P% D　　在映像文件里的一个数字，指示不论一逻辑门还是管脚能够同另一个同样类型和交换代码的逻辑门或者管脚交换。如果交换代码是0或者空白则该项不能交换。如果符号交换代码是一个从1到4095的数字，零件能够同同样类型和同一交换代码的另一个零件交换。管脚交换的交换代码将是一个从1到32767的数字。
　　
8 v5 a$ Q; e1 A% V8 T% @　　symbol
　　符号
　　一个基本设计元件、例如一个逻辑门，在一个原理图上代表一个电气功能。与原理图符号相同。
$ Z3 B# Q6 b, y8 h8 M　　
　　symbol count
  l( P$ {. g7 I, f6 }9 X　　符号数
　　封装入一个零件的符号实例的数目。例如,一个7408零件包含四个符号实例，因此7408的符号数是4。在一个索引文件的元件描述里，在Symb_cnt列记录符号数信息。与份数相同。
  P3 P9 A9 Z6 [7 |# |# ~* f　　
　　symbol instance
, J2 S4 p2 h" [* T' W: D5 ~. s# r. w　　符号实例
0 c2 B9 G1 ~' _6 p" \6 t- ^　　原理图符号的唯一具体值。例如,7400的“与非”门在一原理图是一个7400符号的唯一实例,具有唯一标识符（名称）、比如 /I$25。
( z  x( O- F# I& K* b1 C9 j1 g　　
7 D  C; t0 t) O　　symbol swapping
! U# {% l) u4 a0 P　　符号交换
2 C7 t; q: ]1 W9 A0 k$ \  e　　两个或更多同样类型和交换代码的符号实例交换位置的过程。通过在临近的相同的网络上产生符号实例，交换将减少拥塞和缩小网络长度。与门交换相同。
　　
+ N6 \( ~8 X; a1 {9 i6 V　　symbol tag
　　符号标记
　　引用代号的后缀,确定一个零件之中的符号分体。例如,在引用代号U32 - A里,符号标记是A , A指出在映像文件里符号的分体名称。
　　
. O- I8 I* C  B# C. s  _5 C1 I　　Sys V
0 r$ T  @9 T8 G5 d　　运行Mentor Graphics
& r( x3 \" S. S3 L: e- I　　应用程序的UNIX操作系统。操作系统在计算机的中央处理器和键盘、屏幕和磁盘驱动器之间控制和协调操作。
　　T
! T! T; w1 J& H$ f/ M. i5 `　　
　　t-junction
2 S0 n" I! l  H, h　　T形连接
　　一条导线成直角地连接另一条导线。
　　
　　target
) s# J3 m2 ^5 X, H% F4 B　　靶子
　　与对准标志相同。
　　
) L7 J' D/ [+ j" d; c　　teardrop
　　泪滴
　　铜箔以规定的外形和尺寸在导线入口点沉积，为了加强与管脚或者通孔焊盘的连接。有效的泪滴外形是三角形的和雪球（圆）。在LAYOUT或者FabLink里加入泪滴,然而并非两个。
　　
　　tech design object
7 {/ o- {! N' T0 ~$ l　　tech设计对象
　　一个ASCII格式清单,包含设计的技术数据,包括焊盘叠、层与网络的设计规则和物理层信息。 tech设计对象存在于你的设计目录的pcb容器里。
6 n: w* U9 P) c0 _& R! \* P　　
　　temperature map
　　温度图
3 {' X9 f0 r0 ?+ t/ @" g　　直观显示报告热分析热量解决方法的效果。温度图有四种类型：
　　显示恒温直线的等温线图。参见等温线图。
& X. N1 w' P- X; i( F" f6 F% L: f　　. 结点温度图显示在模型里每一个零件的结点温度。参见结点温度。
+ }5 X; e! n' l1 B% p9 p　　管壳温度图显示在模型里每一个零件的管壳温度。参见管壳温度。
　　.临界图显示已经超过它们的临界温度的零件。参见临界图。
　　
% f5 l% E- C; }/ J　　template object
9 j7 f& u9 b; K- j3 i0 a+ P　　模板对象
$ d3 `' f. a: H2 C- l" {　　在热分析里新建模型时，被引用的以常用设置特征的一个模型对象。
" W$ ~* v9 \. q9 a$ }* V　　
　　terminal
　　终端
　　被用来产生电连接的金属终结设备。
　　
　　test coupons
% p' X$ E% g2 o　　试样
$ Z$ {1 r; T+ p5 `' U/ V% v1 V6 M& I　　被加到电路板或者层的设计电路的典型导线和焊盘的图形。虽然是设计电路的典型，实际上试样不是设计电路的一部分。电路以相同的条件蚀刻和电镀，试样在检查和测试新近制造的空板子过程中给予帮助。
( L) H3 W. S" J: L, c/ o　　
6 K  a6 _* W* ?2 I; |　　test fixture
$ e# z* m7 ?- U/ t% H0 O9 Q; f0 P　　测试治具
4 B: a. P: ^! l& K9 m2 `: ]3 f! l　　在自动测试期间控制探针接触电路板的机械装置。参见空板测试、在线测试和探针。
4 d$ e! j( F6 Q0 A　　
7 \- c% k( |6 B9 p　　test fixture geometry
　　测试治具geometry
5 M* n. J9 d, V6 B" J  o1 Q' ~　　一个在LIBRARIAN里创建的PCB geometry，描述一个测试治具的属性。一测试治具geometry必要的属性包括以下：
2 K* @8 |2 ~8 e7 y8 H1 v1 ~, Z　　能够放置测试治具的电路板面（Test_fixture_board_side）
0 @( D0 o3 t, ^# s4 A7 ]' ?2 p　　如果测试治具用来生成测试点，确定测试治具的映射状态（Test_fixture_is_mapped）
　　定义测试治具的外形的边界（Test_fixture_outline）
6 V2 }3 _% I$ r/ S　　是否探针分配给测试治具的状态指示（Test_fixture_probe_assignment）
. k  @) |8 R6 o- p7 m+ s  e4 z* w　　参见探针geometry
　　
　　test set
+ l  U* \5 c, D6 e# {7 U$ b　　测试设备
　　网络测试的分组方法，以便在相同的网络情况下，使用不同的技术要求与不同的测试治具相联系。参见空板测试、在线测试和测试治具。
( L- v3 O+ t0 l+ M! a　　
　　testpoint
1 H- r5 u! h5 J% x　　测试点
: J  i' y" Z/ G! {4 P9 K+ U6 L　　一个专门为了测试目的、通向一个电路的点。在电路板上的一个管脚或者通孔已经被指定用于测试。在电路板上的一个点，通常是一个管脚或者通孔，探针在那里产生电气接触，施加或者检测一个测试信号。参见空板测试、在线测试和测试治具。
  {1 b" u& e& B　　
　　thermal analysis
　　热分析
　　在数字上模拟一个零件或者系统的热状态的操作，为了推算在运转期间的预期温度。一个重要客观的热分析将确定温度超过操作规格的区域，以求阻止被高温破坏。
; b3 l* `" p) j/ t6 ^8 [　　
　　thermal conductivity
( P; M& W6 {4 t7 B  f. M" x　　导热性
　　测量材料导热能力的材料参数。导热性是热流量与材料内部的温差的比值，与热阻成反比。
% Y2 R# D# B- M, o; C" H8 m　　
  `5 {( ?$ a5 h　　thermal diffusivity
　　热扩散率
　　一个无单位的参数,α,结合材料的热传导率、质量密度和比热参数，关系式α =k/(ρ c)。热扩散率在瞬态分析里是一个重要的参数，因为它描述一个材料存储、吸收和传导热量的能力，这些影响材料对热瞬变的反应。
　　
　　thermal footprint
　　热区
: F9 a  w7 o3 e　　平面的几何图形外形，定义零件在PCB电路板上的表面积。零件的热区具有最高的Cond_rank优先级，支配印刷电路板的平面里的传导传热操作。同样地零件具有最高的 Convect_rank优先级支配辐射或者对流热传导操作。参见传导等级和对流等级。
  L- ?9 e0 K* |. [0 [! ]" T　　
& V. e5 S$ v; L　　
* h/ A# q- z& o8 i2 p% |3 x　　thermal properties
% t/ x0 s- n- M; B  u　　热参数
+ W8 Q( J9 V$ ^8 G9 Z　　分配给PCB电路板和电路板零件的参数，用于热分析；同样也成为保留参数。某些常见的热参数包括Analysis、Pow_typ、 Therm_cond、Convect_h和 Convect_rank。查看《热分析用户指南》获得更多具体信息。
! U: k" J8 L  o$ g4 m$ ?6 E# K　　
$ u8 d+ l, v6 g　　thermal resistance
5 E! x+ Z8 L* E9 t' n' _% a) `　　热阻
　　热流阻力表示为两点之间的热流量与温差的比值。你能够以串联或者并联的形式增加热阻，正如电阻一样。
% s# G' ~% f6 Z) Y4 \2 z4 P　　
5 z7 ]5 ^8 y! `　　thermal tie
　　散热条
　　由一到四条分流条组成的物体，连接管脚或者通孔焊盘到一个实际外形，用来释放热量。散热条所在层与管脚或通孔焊盘和填充区相同。散热条是可选择的并且能够设置不同的参数。
　　
　　thermal via
　　散熱通孔
　　没有电气连接功能的通孔，贯穿多芯片模块的基材将热迁移。
　　
　　thick-film technology
　　厚膜工艺
　　在该工艺流程里，是按顺序地在基材上丝网印刷、干燥，然后烧结导体、电阻和绝缘糊料，从而形成电路元件。属于加成工艺；也就是说，材料仅仅在需要形成电路元件的地点沉积。参见薄膜工艺。
　　
+ Z5 y! {1 ~+ _* {# E, ]　　thieving pattern
　　偷窃图形
　　由板上存在和不存在导电材料形成的特殊图案。当独立层被压制在一起创建一个多层电路板时，在层压过程中，一个偷窃图形帮助多余的粘合材料以均匀流动方式流出。
: V" K& h! L5 B　　
　　thin-film technology
  {5 V1 t* a$ A# @　　薄膜工艺
( g3 E8 B3 a$ N. I9 R/ x, Y# \　　在该工艺流程里，是从一个基材蒸发或者溅射抗蚀剂和导电材料形成电路元件。属于减成工艺；也就是说、材料是先沉积在全体基材上，然后除去一部分创建电路元件。参见厚膜工艺。
　　
　　through-hole component
* P; @0 o- J' Q0 D' p　　通孔元件
7 D. Y( S7 P8 S7 l  g. z  D　　管脚伸出电路板的通孔的元件。每一个通孔零件的管脚需要具有金属化孔的焊盘。
　　
　　through-pin padstack
　　贯通管脚焊盘叠
　　见管脚焊盘叠。
　　
7 ^% L& K% H5 p6 V; H　　through-via padstack
　　贯通过孔焊盘叠
- @7 d. O: _* j　　见通孔焊盘叠。
　　
　　tie bar
　　分流条
. z0 S2 l- |# |0 ~* A8 M2 n$ i　　散热条中的独立段。分流条在管脚或者过孔焊盘和填充区之间形成一个连接。一个散热条中有一到四条分流条。在一个散热条里的分流条具有相等的宽度。在任何两个分流条之间的角度是90或者180度。
　　
　　tolerance
　　公差
8 K' D& X9 ]* j& P9 I8 c　　见板边公差。
& i" ~, a- ^+ q2 m& @& u8 K* p　　
　　tool
% c0 m: z4 R2 r; U% v  Y- D　　工具
9 V: X* C' D9 p+ A& E  Z5 o3 @0 D: ~5 A7 v1 n　　见PCB设计工具。
  s9 D  e* T" X$ m* H; c! u　　
" y* J/ W0 h: ]2 }2 e　　top hat resistor
　　凸顶形膜电阻
# F- h" K4 N7 Z4 U! _　　一边带有凸块的薄膜电阻，允许一个凹痕插入凸块的中心形成一个电阻以增加电阻率。
　　
　　top layer
- q0 F1 a& H, e& F  g% \　　顶层
　　该术语指的是电路板的正面。参见物理层。
3 E) W2 C2 n6 v1 _0 D$ @　　
　　trace
　　线路
　　代表两个零件管脚有金属连接的路径。每一条线路由一系列顶点组成，每个都有x,y和Z坐标。 x和 Y坐标是真实的数字，Z坐标是一个指明层的整数。具有相同的Z坐标的两个连续顶点代表一条线段；两个连续的顶点具有相同的x,y坐标和一个不同的Z坐标（在不同的层上）代表一通孔。参见段。
: F- E; F/ ^+ I+ T2 i　　
2 j6 ?2 Q* g+ A3 x! F+ O　　trace clearance
5 D' R  N4 K! ]2 r3 O" F9 Q' Q! z　　线路间距
1 r- X# q( d  g! y! |' R  D　　两个线路之间允许的最短距离。在LIBRARIAN里,你使用电路板属性Default_routing_clearance定义线路间距。你可以在LAYOUT里重新安排线路间距。
　　
　　trace grid
　　线路栅格
　　一个用户自定义的正方形网格，布线器使用它确定线路的布局。最小的线路栅格是线路宽度加上线路间距的和的一半。查阅《使用PCB设计工具》手册中的“设计一个布线栅格”节获得详细信息。参见管脚栅格、布线栅格和通孔栅格。
　　
3 e0 b6 _3 c$ P9 r) G: S　　trace keepout area
　　线路禁止区
　　板框里的一个多边形区域，LAYOUT不能增加布线路。
- H- Z# w- o9 k7 n* z$ Z　　
$ n7 n# u/ l9 s* ?$ \+ g8 v　　trace segment
　　导线节段
; I5 S$ t8 |* @0 h! p　　见段。
& F3 ?0 w: X  k4 U- X　　
　　traces design object
　　traces设计对象
  f  k' Z/ ]9 D- X( p3 Q5 [( J　　一个ASCII文件，记录完成的连接、未完成的连接和填充区。traces设计对象存在于你的设计目录的pcb容器里。LAYOUT中的布线功能将信息写入 traces设计对象；Fablink使用该信息生成底片光绘图数据。traces设计对象还记录FabLink中创建的填充区。
　　
3 H$ K# ?; m  Y( T7 v; C　　transcript
5 R( z) Q6 [3 X  C) ?　　记录
" [% f) ^- B4 g　　在Mentor Graphics应用程序或者操作系统壳里你的输入和系统回应的记录。
, @4 Y& _" o! U$ {5 Q& n　　transient analysis
5 F8 c. v7 e' A　　瞬态分析
! r2 H. g8 x- |' X' r3 z- \9 _　　在PCB电路板上的温度和其他热模型参数它的零件不随时间保持不变的热分析；非稳定态的热状态。改变边界条件能够改变温度,比如通过传导、对流或者辐射约束来定义它们；或者改变与时间有关的参数,比如Pow_typ。改变物理参数,比如电路板厚度（Model_depth）或者重新布置零件,不被认为是瞬变参数，因为这些变化已经重新定义PCB热模型的物理要素。参见恒定状态。
9 d' u3 w/ A; A　　
　　transmission line
6 a$ C5 l. Q% x% {# F& D# Z; B　　传输线
　　任何由导体形成的，将信号从信号源传送到负载。传输时间通常比信号的速度或者上升时间为长，因此耦合、耦合阻抗和终端负载对于保存信号完整性来说是相当重要的。
% N' S% q) z0 f　　
5 V+ I, ^( D" {" F. z　　travel length
$ _! L, P) G5 g% C8 ~　　行程长度
　　在插入期间插入装置移动电路板的最大垂直距离（沿着纵轴）。
　　
　　travel width
　　行程宽度
. [3 c. G# I6 e2 S% g/ f3 x　　在插入期间插入装置能移动电路板的最大水平距离（沿着横轴）。
9 A) x% g, P1 s  c6 T　　
) Q" K" g4 |' j+ d# M0 b" I　　turbulent flow
　　紊流
: \5 ~( C; e6 v3 I　　气体在那个里流动，计算出的是所有气体粒子的平均速度,不过任何单个颗粒的速度是随机的。紊流的特点在于有许多搅动和许多漩涡。参见平流。
　　
　　two-layer via padstack
　　两层过孔焊盘叠
　　见过孔焊盘叠。
　　
　　typical power
　　额定功率
2 ^9 G3 F7 O/ K　　设备按照正常工作状态所消耗的功率。
　　
　　type clearance
　　类型间距
+ S4 ^* X# _4 I$ m' A# z　　零件类型布局间距，覆盖默认的电路板布局间距。LAYOUT应用这些覆盖值,如果一个指类型的零件和电路板上任何其他的元件布局间距违反U
　　
" e* _5 s" U& D' i' [" |　　unfinished trace
7 Q% \# ^% {$ B8 V/ M2 p5 c) j1 e　　未完成的导线
4 T2 l$ m  J7 ~6 h8 S& o　　交互或者自动布线器尚未完全布好的导线。
　　
　　UNIX
7 `" V9 V9 }- n1 H4 F　　一种操作系统。UNIX操作系统是程序的集合；程序控制和组织计算机系统的资源和活动。
' o# J' ~3 y! U2 G: i　　
0 W+ N$ L0 G8 V' g　　unplaced component
! q1 ]- j+ u  t* h( S　　未被安置的零件
! y* \/ e& T& w" V. c$ m4 M　　没有确定位置的零件。
　　
　　unrouted trace
　　未走线的导线
9 H& ?( z5 D/ K# j' l6 q. V, q6 s　　见辅助线。
& z7 t# A( X- T& R0 h! a% i　　
　　userware
( z2 @  _- `( \$ E/ M　　userware
+ Y7 E6 z3 P+ z　　Mentor Graphics应用软件和用户之间的接口。Userware包括菜单、窗口、功能键、功能和它们的别名命令和笔划。
　　
, O. Y0 o/ k. \' T; Y, s/ D( J　　utility
　　工具
$ n# W  f, ~6 ^6 F　　供给系统执行任务的程序。例如, pcb_design_data_path工具从ASCII文件创建PCB设计对象。查阅《PCB产品工具与数据转换指南》获取有效的PCB工具的相关信息。
9 _5 Z/ j: Z- s4 i/ u　　V
7 z- D; c6 O2 N; B1 s( i　　
0 K! e1 y0 t0 J% ]. @7 a　　variant
, Q, |( D" j, }* ^. n　　派生
, `0 Q  r( r9 [5 G- {5 l" r　　一个电路的设计的若干特点的集合，以分配原理图里的特定实例到集合为基础（派生）。多次装配设计的一次装配。例如, variant_a可以包含功能存储器、时钟、声音和单声道，variant_b 可以包含存储器、时钟、声音和立体声。
　　
　　vertex
　　vertex
; i2 e, h3 X; ]1 i% c  ?& m　　导线上的点。零件的管脚是导线的起始顶点。除了零件管脚之外，弯曲点或者导线路径中的过孔也是顶点。每一顶点具有x、y和Z坐标（Z坐标是层）。x,y坐标相同和Z坐标不同的两个顶点定义一个通孔。此外，一个顶点是一条路径上的图形点，通过在编辑窗口里输入x,y坐标创建。
% ^2 o/ [7 `* {1 |$ z' ]　　
0 `8 M$ b8 u& I9 {! t' D2 u　　via
　　过孔
　　电路板中的一个镀通孔，在层之间提供电气连接路径。
4 g3 _& |4 E) U: j* G8 `　　
( N. w+ B' }$ T+ V% `　　via site
　　过孔位置
　　过孔有效位置。在交互布线里，显示过孔位置是一个辅助选项。环绕当前的光标位置显示高达九个可能的过孔位置；所有的过孔位置是在过孔栅格上。参见过孔。
; v7 ^) w7 Y4 ^) u　　
　　via grid
　　过孔栅格
. g+ n* @1 R8 F& [　　表示过孔的可能位置的一系列点。过孔栅格是导线栅格的倍数。例如,如果导线栅格是 .025，过孔栅格的值是.050。LAYOUT叠加过孔、管脚和导线栅格，创建布线栅格。查阅《使用 PCB设计工具》手册中的“设计一个布线栅格”节，获取详细信息。参见管脚栅格、布线栅格和导线栅格。
0 @7 }" O3 g/ Y1 h6 T. L2 H: z　　
1 q8 |3 X9 s) d  w. x& K" U　　via keepout area
0 W* C' ~% \9 g! q8 @" F　　过孔禁止区
' t& W% w5 _) Y* [% P$ R& k' s　　板框里的一个多边形区域，LAYOUT不能增加过孔。
: P& y- |/ O$ T( e% P  r/ _2 m4 q　　
! ^& M6 V5 _4 C) |　　via padstack
4 i2 @- n! T6 M# F0 a/ [5 k" j　　过孔焊盘叠
　　在LIBRARIAN里创建的一种geometry。一个过孔焊盘叠是一个焊盘或者一系列焊盘的尺寸和外形的图形表示，纵向排列,在不同的电路板层上。过孔焊盘叠geometry代表导线贯穿电路板层的活动，由geometry（过孔）名称、焊盘图形和焊盘叠属性组成。 过孔焊盘叠有三种类型：
$ b/ w$ m8 u; h# O　　1）buried （埋孔） 在一或多个电路板层上从一个内层到另一个内层提供过孔连接。你还可以使用过孔规则定义一个埋孔是一个盲孔，那就是说，一个过孔连接一个表面层到一个内层。一个埋孔焊盘叠具有Terminal_buried_via_definition属性。见过孔规则。
8 x' O! t* I% w1 M　　2）two-layer （两层） 代表过孔仅仅在混合电路设计里使用，仅仅在两个信号层上存在，没有在中间层上创建外形。
　　3）through-via （贯穿过孔） 从顶层到底层提供过孔连接电路板所有的布线层。一个贯穿过孔焊盘叠具有 Terminal_thruvia_definition属性。
　　查阅《使用PCB设计工具》中的“构造Geometry”节获得更多信息。
　　
　　via rule
9 h5 w: n* a) Z' q8 ~. P& E9 ]　　过孔规则
　　定义由一个过孔焊盘叠跨过物理层的规则。埋孔焊盘叠是你能够定义过孔规则的唯一类型。利用过孔规则,你能够定义一个埋孔焊盘叠是否表现为一个埋孔、盲孔或者贯通脚过孔。你必须为埋孔分配过孔规则，产生埋孔在布线里可以加以应用。参见过孔焊盘叠。
7 g# D' B+ w8 r9 ^- E& s: T* p　　
　　view factor
　　见外形系数。
. @) }4 h, W, J$ K7 x) [* @, f　　W
7 X, @2 B% g6 n; C　　
6 X7 t9 A; {0 n/ d: o& v: {　　window
　　窗口
　　屏幕的一个区域，为你提供与应用程序联系的功能，自始至终你能与该应用程序联系。窗口的外形通常是矩形的。
$ F, h7 G3 {6 |. Q( w7 `　　
　　wire clearance
7 S3 y0 m) J% r* [　　导线间距
0 s3 k& B. M9 T' z　　见线路间距。
　　
　　wire grid
　　导线栅格
1 c0 [7 c' z* \6 o' s6 G# K* n( k4 `. v　　见线路栅格。
& y& j5 O  M/ \. y9 r! B+ u　　
) z6 D9 [4 [2 C0 X9 G　　wire segment
( U# p2 G( X& }6 q9 J　　线段
" u3 A% F1 |# ]" _　　见段。
　　
　　workplane
　　工作平面
　　在热分析里工作平面坐标系的x,y平面的图解表示法。
5 O; x  i  k9 \- Z& \　　zoom
　　缩放
　　在编辑窗口里快速放大或缩小窗口区域。拉近察看电路板的较小区域。拉远扩展视域，显示电路板的大区域。布局间距。同样也称为类型对任意间距。参见元件类型和类型对类型间距。
2 m3 D: s& G/ |/ E& Q　　
' K6 ]5 l, a$ {6 a  r　　GC-CAM软件常用名词术语对照
; L! s+ {7 F- z& X" z　　
- d. X2 Q' i+ j  L/ M( s# }　　
& B: L" V* n$ n5 O0 @　　Absolute Data：绝对数据，PCB数据的位置参数都是以系统的零点为基准进行测量的。
1 r; ]9 R( s/ t( n0 K: f　　Absolute X、Y：绝对坐标，在绝对坐标系下当前光标的坐标位置。
2 C( Q6 B5 ~/ u　　Aperture：光圈，该名称来自于早期的矢量光绘机，在矢量光绘机中，图形是光通过“光圈盘”上不同形状和尺寸的“光圈”孔在感光材料（菲林）上曝光而形成的。
  m" A, O! Q7 C7 a% P9 N* a; V7 m　　Aperture list：光圈表。
9 H: h3 Z/ j  i6 F9 h; Z' g　　
- Z$ {; D5 f2 `% [0 d　　Aperture list Editor：光圈表编辑器。
　　Aperture list windows：光圈表窗口。
8 z# w; _2 ~% V6 P8 j, G  a8 ?　　Annular ring：焊环。
　　Array：拼版或陈列。
　　Acid trip：蚀刻死角。
' M$ t6 _0 B2 [/ x" \$ z　　Assemby：安装。
　　
% @6 G2 O: z' F$ x& q. K& B5 I　　Bare Bxnel：光板，未进行插件工序的PCB板。
9 z7 h8 C8 B9 Z% U5 C* f# K- z3 b) J　　Bad Badsize：工作台，工作台有效尺寸。
( N* e4 V/ k8 {% B2 V1 F　　Bill of Matrials(BOM)：材料清单。
　　Blind Buried via：盲孔，埋孔。
　　Chamfer：倒角。
$ Z! Q2 X  W, b' c　　Circuit：线路。
1 _2 w& M) r0 i7 _- y　　
- f1 X' F, N" S) x6 W　　Circuit layer：线路层。
- h$ n: O! M4 I1 w) o1 M1 `$ b　　Clamshell tester：双面测试机。
　　Coordinates Area：坐标区域。
* A; b2 g2 {) V% S% Q　　Copy-protect key：软件狗。
9 g& s4 f2 V0 U& x. y# @1 p　　Coutour：轮廓。
" Q5 f* }3 x& s5 N; B0 n5 p" x　　Draw：一种圆形的光圈，但只是用于创建线路，不用于创建焊盘。
　　Drill Rack：铅头表。
7 Y- n' n+ A7 B  x2 o　　
; f1 X& k3 S& r" B* {　　Drill Rack Editor：铅头表编辑器。
: H) B$ w1 ~/ Q# V! a( r　　Drill Rack window：铅头表窗口。
% X2 `! u( B8 P2 p　　D Code：Gerber格式中用不着于表达光圈的代码。
　　Double-sided Biard：双面板。
2 |" s- S5 z+ `5 C$ }9 S/ }' {　　End of Block character（EOB）：块结束符。
& O4 s5 @9 F' U0 k　　Extract Netlist：提取网络。
　　
8 y  K2 g; m3 O# Q7 T　　Firdacial：对位标记。
　　Flash：焊盘，来源于早期矢量光绘机，在矢量光绘机中，焊盘是光通过光圈“闪出”（Flash）而形成的。
0 s3 @0 b4 a0 n5 b　　Gerber Data：从PCB CAD系统到PCB生产过程中最常用的数据格式。
* e8 \  ?8 g# [: s/ V) E　　
　　Grid ：栅格。
: M# _; \' t  E: q　　Graphical Editor：图形编辑器。
7 v: i4 e& w# C% B# a# s" t0 D　　Incremental Data：增量数据。
# I, Y: ~6 F/ q/ p2 G　　Land：接地层。
+ s0 W/ }8 |# U) u8 q; g　　Layer list window：层列表窗口。
+ }8 k! ]) S2 j+ A+ r8 M: L- s  U2 N　　Layer setup Area：层设置窗口。
& Z/ L6 ]# {5 Z" @: M2 B* }3 p　　
　　Multilayer Board：多层板。
2 b: b! x# [4 @: n& v) e　　Nets：网络。
( N% e* p. Q% `　　Net End：网络端点。
- u' h6 T; @1 E: y4 q3 L7 [　　Net List：网络表。
# ^6 Z  ^/ X% h) u+ u' S9 N# c4 E. q　　
9 w3 g3 v; i& p. c, C0 C2 r5 S　　Pad：焊盘。
　　Pad shaving：焊盘缩小。
　　Parts ：元件。
  {% G# {5 U& y2 {　　Plated Through Hole：电镀通孔。
　　Photoplotter：光绘机。
　　Polarity：属性。
　　
　　Print Circuit Board（PCB）：印制线路板。
& @* k8 T5 r: f5 Y$ q$ I　　Programmable Dvice Fromat（PDF）：可编辑设备格式 。
6 ?: {8 k: y$ t　　Probe Tester：针式测试机。
' Q. B. V, [! m) s3 T1 f　　Query：询问。
　　
　　Query window：询问窗口。
9 p0 N8 ]0 g2 I* ?# F　　Resist：保护层。
　　Rotation：旋转。
7 }( S2 r4 _  _' g' m8 }　　RS-274-X：扩展Gerber.
　　Single-sided-Board：单面板。
　　Solder mask：阻焊。
　　
8 Q- k, ]" Z% E' P$ ?& u4 ~% [5 ^　　Solder Paste：助焊层。
4 Q) H! c. x& z  e* D　　Surface Maount Technology(SMT)：表面贴装技术。
8 b$ S2 k" a6 b; ~* D　　Thermal pad：散热焊盘。
* B& j0 K% W% H6 J2 b　　Test point：测试点。
　　Teardrop：泪滴。
　　Trace：线路。
, M$ d0 G' O# a: ?& s$ Z9 C7 g　　User X.Y：用户坐标。
　　Via hole：过孔。

forevercgh

化学的DD，没兴趣

lucio

谢谢分享！

dadaishu0721

太牛了 要是能记住一半就差不多了