求一份DDR1.2.3的测试报告有木有啊？感激不尽。

eeicciee

想求一份DDR1.2.3的测试报告有木有啊？感激不尽啊。内容大概包括：
+ c+ R$ N% \5 Q1 d, D& h
1、时序
2、输入输出门限
……

xiongbindhu

这是好东西啊。我上家公司还是请思科的专家过来帮忙制定的一个测试表格，以及测试方法。可惜没记住，也没带出来。

eeicciee

xiongbindhu 发表于 2013-7-3 16:38
这是好东西啊。我上家公司还是请思科的专家过来帮忙制定的一个测试表格，以及测试方法。可惜没记住，也没带 ...

啊啊。。。。你太不懂收藏啦。。。。。可以找以前的同事顺出来

xiongbindhu

eeicciee 发表于 2013-7-3 16:49
啊啊。。。。你太不懂收藏啦。。。。。可以找以前的同事顺出来

( V1 K, g. K4 ]你是要测试DDR的信号完整性以吗？ 时序余量，overshoot，回沟之类的？

eeicciee

xiongbindhu 发表于 2013-7-3 17:42
你是要测试DDR的信号完整性以吗？ 时序余量，overshoot，回沟之类的？

对啊对啊，真是高手，一下子就看了来了

xiongbindhu

eeicciee 发表于 2013-7-3 21:37
& T8 z  q0 g% Y0 y对啊对啊，真是高手，一下子就看了来了

{:soso_e131:} 嘲笑我么？。。。。。
7 Q) s# }+ T3 j1 t5 X" b5 d
" i" `. A  b& |6 ]  p6 q, W期待狗版主有这狗粮

eeicciee

xiongbindhu 发表于 2013-7-4 11:29
嘲笑我么？。。。。。
& B" ^5 ~' }( Z. U
% M1 p" m. }- ~! ]# n8 r5 k7 H% J; x: |期待狗版主有这狗粮

* x# L0 J3 ^& {  V1 @当然不是啦，我是期待你有没有这方面的资料呢。

xiongbindhu

eeicciee 发表于 2013-7-4 12:18
. x8 ?$ Y* H6 c1 y1 w# M6 P2 u当然不是啦，我是期待你有没有这方面的资料呢。

当信号超过VIH(AC)min又降到VIH(DC)min以下这样的就是不允许的回沟。记得好像是这样滴

xiongbindhu

xiongbindhu 发表于 2013-7-4 11:29
1 {  q8 d  v: c/ ?: V8 E嘲笑我么？。。。。。
1 e+ J! r7 w! s# n, e
9 Y( O( ]9 G$ e' ~期待狗版主有这狗粮

8 ^2 O- g' A$ D8 S4 T3 a& }' G没有狗粮吗？

killer00

??????????????????????

Vincent.M

牛人都比较没空，只好我这半吊子来献丑了。
以下时DDR SDRAM的test spec
8 z. Z5 D5 N) W. t

Vincent.M

Vincent.M 发表于 2013-7-14 15:00
牛人都比较没空，只好我这半吊子来献丑了。
以下时DDR SDRAM的test spec

5 |$ A% R7 o* L9 e' r5 F. q1、对于DDR400  VDD/VDDQ定义2.6V+-0.1V
7 `+ Z) `, E* T2、ddr2 ddr3修改相应的spec值就好了，ddr3增加Power ON & RESET Sequence
1 g$ j9 v5 C6 x' ]+ @3、除了按照JEDEC的spec来指定测试指标还要看主控和DRAM的datasheet，有些要求不是按照JEDEC来的。       
5 U% U; j* o) H8 n& s1 P% I

eeicciee

Vincent.M 发表于 2013-7-14 15:00
牛人都比较没空，只好我这半吊子来献丑了。
以下时DDR SDRAM的test spec

可否上传，让大家学习一下？

eeicciee

Vincent.M 发表于 2013-7-14 15:06
1、对于DDR400  VDD/VDDQ定义2.6V+-0.1V
+ B1 e. B9 O( a; X2、ddr2 ddr3修改相应的spec值就好了，ddr3增加Power ON & RESE ...

没有遗漏什么吧？？？？那好吧，自己下载图片来看看。还是谢谢！！！

bingshuihuo

表格是否能上传一下！！！