新手请教关于电路设计问题

aimar327

hi all，现在在设计中遇到一些问题，还请版上的各位资深人士多多提点，问题如下：

1.器件原厂给过来的原理图参考设计，但是现在项目中该SOC器件上的不少外部接口管脚功能用不上(比如USB、PCIE等)，可能就需要裁减，那么这些不使用的管脚，应该怎么连接呢？是连接到高电平位还是接地？
, V- P. a& v$ m  M
' v! k2 [) j' @2.原理图中每条互连线上都有电阻(应该是做阻抗匹配用)，这些电阻的值是怎么计算得到的呢？如果是为了阻抗匹配，那么我未LAYOUT前，做原理图设计的时候，怎么去计算这些电阻或者电容值的大小。

6 I- B8 r# {) @由于初学水平有限，还请版内个人资深人士多多帮忙，先谢过了。

wangshilei

1，不用的信号PIN，一般NC,但是你得详细看规格书，有些电源和地是得用的。
3 T! t4 K( ^& r! x( g2，串联的电阻你按参考设计吧。 最好不做更改。

zlpkcnm

楼主，根据我设计时候的经验，PCIE和USB在不使用的时候都是可以直接NC的，其他的pin需要参考RCB或者芯片厂家提供的CHECKLIST和datasheet。还有不能确定的，就联系芯片厂家的技术支持了。
- k4 H; q, |' ^) p5 x2 Z) G
( t+ s# u1 [+ ?; d+ e4 j8 I电阻电容主要参考demo图和checklist，datasheet，当然比如PCIE最基础的协议要清楚，比如PCIE2.0通常使用100nF电容，PCIE3.0通常使用220nF。

aimar327

多谢楼上两位帮助，第一个问题，我大概知道了，第二个问题一直困扰我很久，还请大家继续给力的解答，先谢过了。

yanyeh89

每条互连线上的电阻，是用仿真软件仿真得到的值，因为在布线的过程中会有特性阻抗，引起信号的传播过程中发生振铃、过冲等现象，对一些高速电路来说这是致命的，所以在互连线上加一些匹配电阻，以满足信号完整性的要求，如果你的电路时低速电路可以不用理会那些无关痛痒的电阻。希望对你有用

huguoqi2013

不同芯片还是有点区别的，做过ADI，TI的DSP，USB有些用不到的引脚，可能会拉到地上，有的NC，但是，一句话，文档里都会有的，只要你仔细点，哪怕是刚出的片子。

aimar327

yanyeh89 发表于 2013-4-28 11:03
5 w1 J* L9 I' Q* X每条互连线上的电阻，是用仿真软件仿真得到的值，因为在布线的过程中会有特性阻抗，引起信号的传播过程中发 ...

谢谢，我也一直比较困惑，如果说我们在做硬件设计的时候是按照如下流程(当然这个流程如果是正确的)：1.根据算法性能进行器件的选型；2.根据器件进行原理图的设计；3.LAYOUT；如果是这样，在原理图设计的时候还没有进行布局布线的情况下，影响信号失真的很多因素都还没有确定，那么这个特性阻抗，怎么计算出来呢？不知道你用的仿真工具是不是ansoft的？还请各位不吝赐教，向大家学习了。

Navi

aimar327 发表于 2013-4-28 14:32
1 b5 n; ~  N6 G! b, Y$ \# i6 X8 u0 n% |谢谢，我也一直比较困惑，如果说我们在做硬件设计的时候是按照如下流程(当然这个流程如果是正确的)：1.根 ...

特性阻抗是由你自己确定的，现在很多软件都科技计算，比如SI9000（当然，结合SB200计算得到的会更加准确），在你的叠层、材料、线间距和线宽都确定好了，基本就确定好了。现在仿真软件也比较多，ansoft是比较经典的。现在的PCB设计软件比如Cadence和Mentor也都有自带仿真软件，就看你熟悉那个仿真软件咯。

超級狗

aimar327 发表于 2013-4-27 16:09
多谢楼上两位帮助，第一个问题，我大概知道了，第二个问题一直困扰我很久，还请大家继续给力的解答，先谢过 ...

3 L5 ]8 _' y( f( ~, A+ J6 e這個看有沒有幫助？

& V+ F$ m( U2 _  v{:soso_e159:}

aimar327

wangshilei 发表于 2013-4-27 11:20
; O6 G8 n7 ?5 ?5 D. h' Q0 e2 Z! ?/ \1，不用的信号PIN，一般NC,但是你得详细看规格书，有些电源和地是得用的。
& x2 G3 S) [& `+ V# Z& K2，串联的电阻你按参考设计吧。 ...

" O. @$ \9 k7 _5 ~# k是不是可以这样说，如果是SOC上不用的功能模块管脚，只要DATASHEET里没有specified note的都是NC，如果在不使用的时候也需要接地或者接电源，以便SOC上其他模块使用的，都会在DATASHEET中指出？

超級狗

aimar327 发表于 2013-4-30 19:26
: `$ d& U- x% F是不是可以这样说，如果是SOC上不用的功能模块管脚，只要DATASHEET里没有specified note的都是NC，如果在 ...

- r8 e3 R, Q7 Q1 p! g請參考這篇討論，眾多會員提供不少寶貴的意見！
* I. P& I7 P% o$ k7 d
1 e8 L- ]) H2 b: m0 v+ ~4 D( C, k4 M& zhttps://www.eda365.com/forum.php? ... mp;extra=#pid702799

{:soso_e116:}

aimar327

huguoqi2013 发表于 2013-4-28 14:13
- f' o# T8 ~" v0 H0 C# [5 P- |不同芯片还是有点区别的，做过ADI，TI的DSP，USB有些用不到的引脚，可能会拉到地上，有的NC，但是，一句话 ...

, q* J3 X( @0 G- G  p/ R$ Y5 t/ ~接触硬件设计有大半年了，还是感觉没怎么入门，现在回过头来看前辈说的一席话，感觉还是没掌握到，

想请问下前辈，您说在ADI/TI的DSP器件手册上会有对每个管脚在不使用的情况下的描述（比如是接地、上拉、还是接电源又或者NC），
& T& B. t$ _3 H! `, z/ D1 Q/ C
6 {" W: a1 @/ h' v1 [# B% p. ~怎么有些管脚的描述里没有呢？晚辈愚钝，还请大牛多多指点。