新手请教关于电路设计问题

aimar327

hi all，现在在设计中遇到一些问题，还请版上的各位资深人士多多提点，问题如下：
: X( w( Z3 W* O9 U+ L1 O" T
1.器件原厂给过来的原理图参考设计，但是现在项目中该SOC器件上的不少外部接口管脚功能用不上(比如USB、PCIE等)，可能就需要裁减，那么这些不使用的管脚，应该怎么连接呢？是连接到高电平位还是接地？

2.原理图中每条互连线上都有电阻(应该是做阻抗匹配用)，这些电阻的值是怎么计算得到的呢？如果是为了阻抗匹配，那么我未LAYOUT前，做原理图设计的时候，怎么去计算这些电阻或者电容值的大小。
. y4 p/ D+ g5 D9 ]  O6 G
5 c- [3 v1 ?' @" f4 M: B, m; Y由于初学水平有限，还请版内个人资深人士多多帮忙，先谢过了。

wangshilei

1，不用的信号PIN，一般NC,但是你得详细看规格书，有些电源和地是得用的。
9 T* t$ ~2 Q# s" E1 W2，串联的电阻你按参考设计吧。 最好不做更改。

zlpkcnm

楼主，根据我设计时候的经验，PCIE和USB在不使用的时候都是可以直接NC的，其他的pin需要参考RCB或者芯片厂家提供的CHECKLIST和datasheet。还有不能确定的，就联系芯片厂家的技术支持了。
0 v" G: L3 v1 V1 Q
电阻电容主要参考demo图和checklist，datasheet，当然比如PCIE最基础的协议要清楚，比如PCIE2.0通常使用100nF电容，PCIE3.0通常使用220nF。

aimar327

多谢楼上两位帮助，第一个问题，我大概知道了，第二个问题一直困扰我很久，还请大家继续给力的解答，先谢过了。

yanyeh89

每条互连线上的电阻，是用仿真软件仿真得到的值，因为在布线的过程中会有特性阻抗，引起信号的传播过程中发生振铃、过冲等现象，对一些高速电路来说这是致命的，所以在互连线上加一些匹配电阻，以满足信号完整性的要求，如果你的电路时低速电路可以不用理会那些无关痛痒的电阻。希望对你有用

huguoqi2013

不同芯片还是有点区别的，做过ADI，TI的DSP，USB有些用不到的引脚，可能会拉到地上，有的NC，但是，一句话，文档里都会有的，只要你仔细点，哪怕是刚出的片子。

aimar327

yanyeh89 发表于 2013-4-28 11:03
- B- A. k8 b/ X; M5 |: S, |0 v每条互连线上的电阻，是用仿真软件仿真得到的值，因为在布线的过程中会有特性阻抗，引起信号的传播过程中发 ...

! R+ t* D9 D: |% _谢谢，我也一直比较困惑，如果说我们在做硬件设计的时候是按照如下流程(当然这个流程如果是正确的)：1.根据算法性能进行器件的选型；2.根据器件进行原理图的设计；3.LAYOUT；如果是这样，在原理图设计的时候还没有进行布局布线的情况下，影响信号失真的很多因素都还没有确定，那么这个特性阻抗，怎么计算出来呢？不知道你用的仿真工具是不是ansoft的？还请各位不吝赐教，向大家学习了。

Navi

aimar327 发表于 2013-4-28 14:32
* }+ C1 M* I- l- ]谢谢，我也一直比较困惑，如果说我们在做硬件设计的时候是按照如下流程(当然这个流程如果是正确的)：1.根 ...

' a- w3 j' }  r2 \" j6 w6 E) \特性阻抗是由你自己确定的，现在很多软件都科技计算，比如SI9000（当然，结合SB200计算得到的会更加准确），在你的叠层、材料、线间距和线宽都确定好了，基本就确定好了。现在仿真软件也比较多，ansoft是比较经典的。现在的PCB设计软件比如Cadence和Mentor也都有自带仿真软件，就看你熟悉那个仿真软件咯。

超級狗

aimar327 发表于 2013-4-27 16:09
5 A7 H* W- r( k3 G7 \0 n. ]. `+ }多谢楼上两位帮助，第一个问题，我大概知道了，第二个问题一直困扰我很久，还请大家继续给力的解答，先谢过 ...

這個看有沒有幫助？
3 F+ E5 r% G1 M
  C$ O, f# p: @7 ^3 l- i{:soso_e159:}

aimar327

wangshilei 发表于 2013-4-27 11:20
1，不用的信号PIN，一般NC,但是你得详细看规格书，有些电源和地是得用的。
2，串联的电阻你按参考设计吧。 ...

  |* P% j) A/ r3 j% S是不是可以这样说，如果是SOC上不用的功能模块管脚，只要DATASHEET里没有specified note的都是NC，如果在不使用的时候也需要接地或者接电源，以便SOC上其他模块使用的，都会在DATASHEET中指出？

超級狗

aimar327 发表于 2013-4-30 19:26
1 H# R4 n% S8 M是不是可以这样说，如果是SOC上不用的功能模块管脚，只要DATASHEET里没有specified note的都是NC，如果在 ...

請參考這篇討論，眾多會員提供不少寶貴的意見！
% i( R1 z- P3 x2 h3 ^! n
https://www.eda365.com/forum.php? ... mp;extra=#pid702799
/ p3 ^4 q  Q. h# A
0 A2 c' G& L+ ?, U* [{:soso_e116:}

aimar327

huguoqi2013 发表于 2013-4-28 14:13
不同芯片还是有点区别的，做过ADI，TI的DSP，USB有些用不到的引脚，可能会拉到地上，有的NC，但是，一句话 ...

接触硬件设计有大半年了，还是感觉没怎么入门，现在回过头来看前辈说的一席话，感觉还是没掌握到，
; E/ Z; j& {9 k* s6 c9 e& l6 X
2 N8 t% G4 o. R8 L" ?1 i想请问下前辈，您说在ADI/TI的DSP器件手册上会有对每个管脚在不使用的情况下的描述（比如是接地、上拉、还是接电源又或者NC），

怎么有些管脚的描述里没有呢？晚辈愚钝，还请大牛多多指点。