DDR3时钟线电阻走线处理？

xionghui · 发表于 2013-1-29 16:43

您需要登录才可以下载或查看，没有帐号？注册

x

DDR3的时钟线上并联了一颗电阻，LAYOUT的时候不知道要放到哪个地方，没见过这么做的。

qiangqssong · 发表于 2013-1-29 17:21

电路图上靠近谁画的就靠近那颗芯片放置,一般是这样的!!!

zlpkcnm · 发表于 2013-1-29 17:36

没有layout的指导文档吗？现在很多器件都提供layout参考指导的，按照上面的来

hb_ben · 发表于 2013-1-30 14:24

DDR3时钟是差分的，电阻放到DDR附近就行，好像是用来对波形整形之类的吧，一般都不焊的

wangshilei · 发表于 2013-1-31 11:13

用来做阻抗匹配的，一般放在驱动端，就是CPU端。 T分支点前。

kansnvonke · 发表于 2013-2-18 10:24

hb_ben 发表于 2013-1-30 14:24 $ W5 w5 q. W! E5 e& v2 o
DDR3时钟是差分的，电阻放到DDR附近就行，好像是用来对波形整形之类的吧，一般都不焊的

靠，什么波形整形啊？是匹配用的，最好是用戴维南匹配，有时为了节省面积可以用终端匹配的方式。

Legend · 发表于 2013-2-18 10:52

新手学习中，望大家多多指教！谢谢

indenpendence · 发表于 2013-2-20 07:57

离DDR近些放就可以了，6楼说的对是匹配用的

帐号		自动登录	找回密码
密码			注册

推荐内容 /1