找回密码
 注册
关于网站域名变更的通知
查看: 5045|回复: 11
打印 上一主题 下一主题

智能手机6层一阶HDI板的叠层分析

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-1-24 19:19 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
一个好的叠层设计可以使PCB板的性能得到更好,在当前智能机竞争日益激烈的市场下,作为一家方案公司,成本无疑是生存下来的重要因素,而作了一个主打低成本的智能机方案,我想应该以六层板走线居多,在此想请教一下各位同行的经验,对于一个高密度的六层一阶HDI板该如何叠层才最佳?我们知道六层HDI常见的有以下两种叠层方式:# u9 g2 |$ O( ~6 ~
方案1                                        方案2
) A5 e/ _0 [( t. R8 \S1                                              S1* i; K; z' R4 b
GND                                          GND3 {5 ?5 E: e# s* Z  S$ b
S2                                             S2
7 x4 z# B5 ~/ m* K! f; iGND                                          POWER  I! P1 y9 S; Z- O  h( d
POWER                                     GND2 `- z' E$ e9 B  P
S3                                             S3
- V, i8 J  I  `% e% W5 \" _- r9 B
! J; _- U$ G& g+ P, [2 y* N; `个人觉得这两种方式都是很难实现的,对于高密度的HDI板,兼容各项功能不说,目前都做断板,由于受到电量的限制,智能机里面,电池都追求做到更大,同时整机高度又不能太厚。对于我们LAYOUT来说,压力很大,目前我们的叠层是:3 C' ?3 b6 ~$ J3 H

$ A% b5 V& U  n+ B; z- DS1   ---------------走高速、表层线
1 K( [% I$ R' x+ {$ z; P! QS2  ----------------走高速、数字线
% M; G+ N( b! H3 oGND---------------主地
. m; Q1 h* s0 v: p/ SS3------------------走关键线、低频5 S; g. V0 }. M4 ~; Y
POWER-----------走电源线, Y/ ~6 z+ W( X
S4------------------走表层线、数字线
* j9 q2 X( v( Z! b4 c
8 O$ L  f- D$ V按目前的这种布局,六层板,S2\S3\POWER层基本会走满,S1/S4表层线,尽量少走线,以增大整个地回流。" n0 }# s3 d0 A% s" u
不知道各位老师对这种叠层有何看法?有没有更好的叠层建议,可减少EMI干扰?

该用户从未签到

2#
发表于 2013-1-25 09:24 | 只看该作者
要控制成本的话,这个看怎么样喽:
7 @2 B( z5 Y' }/ h5 K****************************% v$ f* R# I$ c3 ?( E
TOP
% L# Q) G2 Z2 P3 vGND) B3 y* D5 B0 w, T3 u
S3
+ B9 `2 S3 |: D6 w6 |& Y1 T" b. r! bS4
+ P2 z0 @- b, E6 V# vPWR5 G* o( |  U0 S0 ]8 w, m
BOTTOM! X/ f# U' [2 [% v9 [! T7 ~! y! k
******************************
2 X8 z5 N7 U9 z" q. {" j8 j手机板的话,顶底层没有多少走线空间了。

该用户从未签到

3#
 楼主| 发表于 2013-2-26 20:02 | 只看该作者
hqg 发表于 2013-1-25 09:24
! {7 v5 O+ ]: P+ `' K3 U要控制成本的话,这个看怎么样喽:
% y- R1 @3 f* u6 U; w; [/ e****************************
6 s" z3 v/ Z& p. I5 ~7 jTOP

6 W* E3 C6 N6 \2 I3 r% T这种叠层,1.是否会增加很多埋孔?2.关键信号线走哪层?L3?,结果会更好吗?3.对于六层板,我们采用的肯定是一阶HDI

该用户从未签到

4#
发表于 2013-3-6 16:35 | 只看该作者
S1   ---------------走高速、表层线
" b) C: k1 |: P9 xS2  ----------------走高速、数字线& S9 E+ _' \) W& m& P3 w' e
* Q0 r4 a8 k# v1 ^GND---------------主地, Q) k4 D6 S7 U. h' M% G
S3------------------走关键线、低频
& n( G( \% Y6 CPOWER-----------走电源线
2 d# ~. ?$ ~# J2 r% V& IS4------------------走表层线、数字线8 S9 l3 R% i6 m0 X5 D$ v
一般按这种方式走,过孔数量最少,重要信号灯线屏蔽最好,阻抗线有参考地,不过表层最好是要少走线

该用户从未签到

5#
发表于 2013-3-19 10:02 | 只看该作者
S1+GND
; _' p8 m' T3 ?- s# u; S* DS2
9 c0 a3 K/ v% nGND( R7 x: U6 B/ S
S4+POWER: G$ |. A6 P  B9 ?
S57 w5 j! w1 \0 Y6 G3 y) E
S6+GND
8 N6 {9 X. F2 E8 E/ m
4 G/ L$ ?' i; z  T9 F* S) J表层尽量少走线,电源与地相邻。

该用户从未签到

6#
发表于 2013-3-19 11:02 | 只看该作者
本帖最后由 joshcky 于 2013-3-19 11:04 编辑 ! e6 P' {* A) Q8 D0 w5 T
" D5 q+ l6 E# Q- ^* V+ `
没那么多讲究,把问题复杂化了,一层完整的地就OK了,主要是提供给RF那块做参考或保护
( b- V  b# g, l- L( r7 E( C7 _4 z6 U6 }
至于静电保护,EMI 控制,只要在器件选料或相关EMI的保护,也就所谓的成本考量了.
  g$ M: G4 `8 ^# s( h/ N
* d" K# ~$ j8 }' `% T1 o本来智能机的布线是MINI化了,空间局限得很. 做好相关重要线的保护.
: s! {) h4 v# m5 R' i: a- j6 g
/ Y! k( p4 f# h' l结构上多考量,就可以了.
4 t! F; b, P# c! ^# c0 W4 D. P8 ]" D4 L& L
IPHONE那种属于无级板型,层与层任意贯通。工艺上也是一大输出成本.

该用户从未签到

7#
发表于 2015-12-2 18:10 | 只看该作者
二楼的方案我表示无解

点评

怎么个无解?  发表于 2019-3-20 10:41
  • TA的每日心情
    奋斗
    2024-1-4 15:22
  • 签到天数: 88 天

    [LV.6]常住居民II

    11#
    发表于 2022-1-5 10:51 | 只看该作者
    BGA芯片走6层一阶,BGA芯片外围走第一层差分,里面走的是第二层线,那第一层差分线的阻抗怎么控制?
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-21 01:12 , Processed in 0.140625 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表