找回密码
 注册
关于网站域名变更的通知
12
返回列表 发新帖
楼主: liyumingyh
打印 上一主题 下一主题

又一块PCB,进行了部分改进

  [复制链接]

该用户从未签到

16#
发表于 2013-1-31 19:29 | 只看该作者
77991338 发表于 2013-1-31 19:02 ! I: s; `) p8 }* T, O) s
就DDR部分来说...你的数据线如果实在做不到统一参考平面...那起码也要同组数据线同层...就如DRAM_D0到D ...

+ N4 g# q9 Y( K; y0 S# x, ]4 R0 W谢谢版主的指点~!此板子跑安卓系统200M就跑不起来,版主认为哪个地方的不到位是最关键的呢?是否是差分信号的处理呢?当然版主的指导在下版全部都改正!主要是现在时间很急,下一版要跑上400M才行!楼主多多指点下,这方面我们经验很少,谢谢!

该用户从未签到

17#
发表于 2013-2-1 08:51 | 只看该作者
本帖最后由 huangxiong 于 2013-2-1 08:57 编辑   f1 n0 ]$ |6 n% C8 K! r
% ?, g" M2 n7 o% r
跑不起来是正常的,就DDR走线部分,1.保证平面完整性,每一层都完整。2.DQ差分线是数据参考的依据,如果不严格的话,肯定出问题。3.数据线同层走线这是最基本的,误差控制25mil以内,地址线的误差100以内吧。4,线之间3W也很重要,不然串扰太大。你叫他怎么跑200M。其他的你最好学学最基本的设计规则吧,泪滴也不是什么时候都需要加的

点评

谢谢热心指点!着手下版改进,严格要求走线规则,非常感谢!  发表于 2013-2-1 11:16

评分

参与人数 2贡献 +7 收起 理由
hqg + 2 很给力!
haoshanmi + 5 赞一个!

查看全部评分

该用户从未签到

18#
发表于 2013-2-1 10:15 | 只看该作者
楼上说的很对....你应该多看看有关DDR部分Layout的要求....速度跑越快要求就越严格....我觉得你走线最大的制约就是你的过孔放置的位置不合理...在走DDR这块之前你没有明确的理念...都是找到一根线怎么好走怎么走...这样是不行滴...我看了你的net class...建议你数据线的class分为4组...一组数据线D0-D7+DM0+DQS差分为一组...一共4组...地址线与控制线的等长要求是一样的分为一个class就OK了...下一板先把DDR的线都拆了吧...数据线一组一组的点亮挨个看看..心里要有个大致的想法...哪组线走那一层...哪一层给这组线提供参考平面...然后在酌情打孔...还有就是等长要求...数据线里面的DQS差分要依据时钟差分来进行等长..数据线D0-D7和DM0要以DQS差分来参考等长....每组走线都是这样...地址线控制线也是参照时钟差分进行等长要求....具体等长误差要求要看你们的具体情况...其实你的PCB上面空间还是有点余量的...既然挂了4片DDR...你可以试着调整下其他地方的布局稍微挤挤...给DDR多留点空间...这样会好很多...还有就是你DDR的电源...1.5v走线太细了...滤波电容也太远了...

点评

支持!: 0.0
支持!: 0
谢谢版主的金玉良言!我会努力改进的,加班加点改版!  发表于 2013-2-1 11:23

评分

参与人数 1贡献 +5 收起 理由
haoshanmi + 5 很给力!

查看全部评分

该用户从未签到

19#
发表于 2013-2-1 14:44 | 只看该作者
FROM-to-edior做T点的时候,经常测量不准,是因为你测量的时候把残端(就是拉出来扇孔的那段线)算上了。走菊花链时,计算总长时,残端线之间的差距就翻倍了。

该用户从未签到

20#
发表于 2013-2-1 16:10 | 只看该作者
haoshanmi 发表于 2013-1-31 19:29
- N; E/ A5 R; R. I谢谢版主的指点~!此板子跑安卓系统200M就跑不起来,版主认为哪个地方的不到位是最关键的呢?是否是差分信 ...

! O' ]3 d9 m9 m+ _) q$ I2 UDDR3要走菊花链的;数据线组内控制在20mil以内;地址线控制在100mil以内;3W规则;良好的参考平面。跑400MHz没问题啦~

该用户从未签到

21#
发表于 2013-2-2 17:31 | 只看该作者
实在是高手贴,学习学习!

该用户从未签到

22#
发表于 2013-2-4 09:10 | 只看该作者
期待楼主放第三款板出来!8 e- ]& d, E  Z! \  f
期待学习学习!!
  • TA的每日心情
    开心
    2020-5-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    23#
    发表于 2013-2-4 15:02 | 只看该作者
    huangxiong 发表于 2013-1-21 16:42
    : W8 ~+ g# P' `$ d: P  _8 r# t0 F粗看了一下,一看就知道没有正规培训过的,线宽I2C的两根线线宽都不一致,孔打的杂乱无章,差分线都没有设置 ...

    % Z$ U+ j! m! a3 D; c正规培训过?  画板子还要花这冤枉钱?  自学的不比培训的差吧

    该用户从未签到

    24#
    发表于 2013-2-4 16:20 | 只看该作者
    本帖最后由 huangxiong 于 2013-2-4 16:22 编辑 7 J0 d2 q; G' {

    % w4 J8 }' M3 `9 D. p业余跟专业比,差别大着呢,看来你刚入行,还没摸到门

    该用户从未签到

    25#
    发表于 2013-4-7 13:57 | 只看该作者
    向高手学习

    该用户从未签到

    26#
    发表于 2013-4-7 21:54 | 只看该作者
    元件看起来很多。你把元件与元件挨着放,或者用0402封装会好很多。而且省线省空间。/ E9 B4 `% C/ {% \7 A% l9 U
    布局要加强。
      ]4 c5 T. \5 q5 q) ]  z6 z" ^; |! eDDR3部分就不说了。SIGNAL2 SIGNAL3都没参考平面。电源线太细。3W规则不满足。。。。。。。。。。。。

    该用户从未签到

    27#
    发表于 2013-4-9 18:06 | 只看该作者
    对DDR3模块画了块小板子,请大家指点下,看那些地方不合理需改善!{:soso_e183:}

    newpro - 副本.rar

    851.03 KB, 下载次数: 30, 下载积分: 威望 -5

    该用户从未签到

    28#
    发表于 2015-1-13 17:12 | 只看该作者
    MARK...( c6 }% \6 K) V, p& y

    $ P1 B8 h3 f! @# P' C明天看。

    评分

    参与人数 1威望 +2 收起 理由
    wanghanq + 2 等候...

    查看全部评分

    该用户从未签到

    30#
    发表于 2015-1-19 16:12 | 只看该作者
    这还有说没摸到门的,还给不给作为菜鸟的一点信心?
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-7 13:49 , Processed in 0.125000 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表