高速背板传输线及过孔仿真

karen842

现有一款差分线长40in的背板
1 n, `3 I5 Z# H5 @想要仿真提取板子上此差分线的S参数及阻抗
在wizard中建模，使用deembed，拉长到40in
+ {" J1 l4 G: }但是出来的损耗非常大
4 ^% i+ E, H3 Z1 S6 V该从哪里着手改善呢？
7 h5 A; ?0 |( v3 [. d* n9 r由于使用的deembed，在40in走线周围没有地过孔作为回流路径。
6 _; j' _: T' N. g具体情况，如下：
1 n# ?8 R: P7 f* p" d+ V* }1 _

karen842

beyondoptic 发表于 2013-1-9 15:46
3 g$ q2 x8 s. A5 X' O在HFSS中deembed太长了不准确的，你的40inch太长了
# z8 I0 X# t; }( N0 U貌似前阵有转么讨论过，或者去看help文件

' ~% ]3 H9 ~6 W0 L& E& q( H& s那碰到40in长的高速背板，要提取S参数做级联仿真
% t# k- V. q+ D6 b# Y你怎么做？

beyondoptic

在HFSS中deembed太长了不准确的，你的40inch太长了
貌似前阵有转么讨论过，或者去看help文件

beyondoptic

比如你可以先提取5inch的走线，把两个串接起来就是10inch，依次类推。最后加过孔的S参数。
designer貌似可以把几个S参数串接成一个，不过这个功能我没有用过。

' I1 O+ W7 K( ]) F& L1 {这个办法应该是比较笨的方法，不知道其他人有什么好的建议？

karen842

beyondoptic 发表于 2013-1-9 16:53
( ], i$ l' I' V, _+ x比如你可以先提取5inch的走线，把两个串接起来就是10inch，依次类推。最后加过孔的S参数。
! g8 o0 R( m! r8 V0 @: y: Rdesigner貌似可 ...

5 f# g7 |# V2 F2 ~0 D8 Z$ n这个级联也行，但是需要在这些走线周围加地过孔吗？
分段仿真，是孔+线  孔+线   孔+线
: p8 d! Q9 e$ T6 ~1 @- T; j还是：孔+线+线+线

beyondoptic

karen842 发表于 2013-1-8 20:56
这个级联也行，但是需要在这些走线周围加地过孔吗？
分段仿真，是孔+线  孔+线   孔+线
8 Q% \$ M$ m7 O  D8 i还是：孔+线+线 ...

, m1 H; H! }& ~这个要根据你实际走线来吧，什么时候加线什么时候加工按照PCB板子来啊

yuxuan51

不建议用HFSS仿真过长的均匀传输线，可以用SIWAVE等软件提传输线，孔用HFSS提，最后级联，想改善总得先保证仿真结果的准确性。

gavinhuang

用SIwave 仿真长的线就应该不会出问题，画的时候也简单！过孔也可以直接加啊！

Jovian

sigrity可以搞码？