请教一个差分对，用并联电容的原理

ghfghyb · 发表于 2013-1-8 11:15

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

我在别人的原理图中看到差分时钟上并了一个电容，但是不知道这个电容的具体的作用！！
有哪位大大可以指点一下！

ying9621 · 发表于 2013-1-8 11:47

阻抗匹配

ghfghyb · 发表于 2013-1-8 17:17

ying9621 K F0 d% H- E( o9 U* J
" B# s; v% {+ G& a: B9 R5 |3 K
阻抗匹配

是啥子原理？电容一般情况下是通交隔直的！！这样并电容，那也会影响信号的吧！

cary_wang · 发表于 2013-1-9 10:01

这是阻抗匹配的一种形式，这里应用的是差模匹配方式，众所周知电容在电路中会有等效电阻，而差分信号中的信号时反向的，当信号中有噪声干扰时一正一负刚好抵消。

zlpkcnm · 发表于 2013-1-9 10:12

你这个时钟频率应该算是高速时钟信号了，加个很小的并联电容，我认为是起到改善时钟信号的效果。增加上升沿时间，减少因为高速信号带来的信号完整性问题。

ghfghyb · 发表于 2013-1-9 15:12

时钟的信号是方波吧，那来增加上升沿？？

zlpkcnm · 发表于 2013-1-9 16:01

ghfghyb 发表于 2013-1-9 15:12 0 u) H* C, H- V6 c6 m
时钟的信号是方波吧，那来增加上升沿？？

你好好在示波器下面看看时钟信号，放大了看，你就明白了。
没有上升沿，你的时钟怎么从低电平跳到高电平？？？
明确告诉你，方波也是有上升沿的，因为你放大倍数够，所以看着是方波，你多放大几倍看看就明白了。

ghfghyb · 发表于 2013-1-9 16:08

我中午实测了一下，没加电容的信号比加了电容的信号还要好！！这是啥子情况？？电容没有匹配好？？

part99 · 发表于 2013-1-10 11:58

1. 这个电容应该挂在接收端，从原理图上看时钟信号是从右向左，所以应该挂在隔直电容的左方向；
2. 挂这个电容的目的，当然是实现信号完整性；
3. 从仿真来看，差分信号经过隔直电容后，会有一个向内凹的驻点，挂了这个电容，驻点会平滑一些，也就是眼高增大，不过一切要看测试结果，也许那个驻点没有那么大，挂了电容反而是个累赘。

tkf · 发表于 2013-1-10 12:13

这个一般做兼容的，在BOM表里面预留，并非一定要焊接。设计的时候可以做POFV，记得盖阻焊就行了。

sean20100814 · 发表于 2013-1-10 16:53

学习了

lmyyjx · 发表于 2013-5-15 08:09

part99 发表于 2013-1-10 11:58
) _- Q5 E2 L- D* [& z* b1. 这个电容应该挂在接收端，从原理图上看时钟信号是从右向左，所以应该挂在隔直电容的左方向；( [/ d* d% ]6 X( w5 o. H
2. 挂这个 ...

正解啊

超級狗 · 发表于 2013-5-15 10:02

part99 发表于 2013-1-10 11:58
P- _. _% I+ P1. 这个电容应该挂在接收端，从原理图上看时钟信号是从右向左，所以应该挂在隔直电容的左方向；9 ]1 _( O1 T, \
2. 挂这个 ...

聽說一個電容 C 跨接在差分訊號上，等同於兩個 C/2 的電容分別從差分訊號上落地是不？

雖說是等同，但實際應用上有差別嗎？

懇請指導！

{:soso_e132:}

超級狗 · 发表于 2013-5-15 11:00

不太懂这样的做法！会不会是有其他作用？差分时候不焊接？

九樓不是說不一定會比較好，要量測過後才會知道，而樓主也說沒有電容訊號反而較好，但要看他是怎麼量的。其次是訊號不好看，有可能是削去上升或下降的銳角，反倒是抑制了電磁輻射干擾（EMI）。

這接法以前碰過，但不多見。而小弟也非高頻專業，仍需要其他高手的指導。

{:soso_e149:}

jandylen · 发表于 2013-5-15 12:37

滤掉杂讯，对信号反射造成的过冲等有改善作用。

帐号		自动登录	找回密码
密码			注册

请教一个差分对，用并联电容的原理

EDA365欢迎您登录！

点评

评分

点评

推荐内容 /1