找回密码
 注册
查看: 1068|回复: 2
打印 上一主题 下一主题

cadence spb16.6在画封装时为什么改不了图纸尺寸啊

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2013-1-1 20:23 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
想画个元件封装,由于尺寸较小,想改一下图纸尺寸,居然改不了,有没有大侠可以帮帮啊?一点点改可以,不能一下子改那么小,得一点点改小。这是为什么啊!!求大侠指点!!{:soso_e149:}

该用户从未签到

2#
发表于 2013-1-25 15:21 | 只看该作者
我用的16.3,没碰到画封装图纸较小的情况,一般画封装图纸都很大的。只改过画原理图图纸的大小

该用户从未签到

3#
发表于 2019-7-12 15:52 | 只看该作者
这是因为原点在图纸外了,其实也就是你设置图纸比现在看到的部分还小,所以用放大工具在一个地方放大,然后再改就好了,如果还不够,则需要继续放大,再改!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-5-23 23:02 , Processed in 0.078125 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表