求助：allegro 导入 siwave 后，层没有网络，请问为什么？

onroad

  我用的是allegro 16.3， 导入siwaave5.0， 没有报任何错，本来要在s参数， 放置add port to geometry,
在GND和VCC层的net是空的，请问各位大侠，这是怎么回事？怎么让net显示出来了？

aibing7

VCC和GND层没有NET哦。net是通过via和VCC、GND连接的。

eeicciee

如果你在PCB中定义好了层的网络，导入Siwave也会有的。

onroad

   非常谢谢各位

" u7 L) H9 X! Y: u/ [- j- b% Q  经过折腾，我知道原因了
: M$ G. B: F3 A3 g8 u' E
. q. C" w3 u  a0 @1 _  我把port放在通孔上了，如果不放在通孔上，信号线下的参考层的net就能看见。

6 _; H/ l4 Q4 P0 }! ]2 t4 _  如果这样，我就有另外的疑问，如果要看USB的s参数，如果把port放在usb的连接器，DM和DP就没有参考层的网络，大家都是放在过孔外的吗？

eeicciee

DM和DP都参考地就行了。

onroad

eeicciee 发表于 2012-12-27 13:56
) e) U  m" X. ?( B( g0 I* ]0 r: ]DM和DP都参考地就行了。

3 W; I9 C, f! N2 t9 I/ Q) Y9 B是都可以参考地，但是如果把port（我用的port to geometry) 放到USB connetor 的DM DP上， 对应的参考层GND的net是NC的，如果放在connector的外面， GND的net就能显示。usb connetor的dm pin和 dp pin都是通孔。如果不是通孔就没有这种情况
8 Y5 t! d# u- B  q4 Q5 U/ f' C/ A
, O6 Z9 x3 T% _

eeicciee

把siw文件发出来吧，下班回宿舍我加port给你看。再上传。

onroad

eeicciee 发表于 2012-12-27 16:01
把siw文件发出来吧，下班回宿舍我加port给你看。再上传。

4 e5 L. [& C+ }  {; k; f非常谢谢

3 C1 @  s; ~1 Y0 _; A. M) l! a  U5 J附件是我用的usb的siw文件，我把port放在usb口就没有参考面

eeicciee

你自己有参考平面了。

onroad

eeicciee 发表于 2013-1-4 18:56
0 t; z' N/ ]: \. U你自己有参考平面了。

是有参考面了，你看我把port不是放在过孔上的呀!
. ^. c4 g2 g/ g5 }: f如果放在过孔上就没有参考面呀

eeicciee

onroad 发表于 2013-1-6 17:44
; L- S# e& u& F1 ]; m4 t! x; W是有参考面了，你看我把port不是放在过孔上的呀!
) `7 G! c$ d4 d2 S& X3 u( ~如果放在过孔上就没有参考面呀

孔是通孔，当然不能放在上面啦。要放在走线的末端上