AD09中两点疑问

eversong

请问AD09中
- g: j! G1 i" H6 |  [! N; T
# Q) w9 v2 d' U  j& G1. 在丝印层添加了FILL 后，如后让FILL 避让 PAD 在规则中怎么设置。
, y4 V9 Y' Z+ j6 g9 j4 {+ R1 W2. 对于有内层，且是负片层的板子，如何设置 内层距板边的距离，默认是20mil
: |1 t7 L0 N0 r

77991338

1.FILL是死铜...你铺的什么样就是什么样...不管在哪一层都不会避让PAD....
0 J4 [+ ~' G, I1 i& y" A2.想保证内层铜皮距离板边的距离那就在内电层照着板框画40mil的粗线...这样就行了...建议这样画的时候电源层的走线比地层的走线画粗一点...保证20H原则...

eversong

77991338 发表于 2012-12-25 13:43
9 J7 a/ `1 H' e$ u! a1.FILL是死铜...你铺的什么样就是什么样...不管在哪一层都不会避让PAD....
# N3 q+ T% [( _) E0 H7 ?( z2.想保证内层铜皮距离板边的距离 ...

. I! l5 C7 m% l: t. m5 y1 O谢谢解答，

1. 在 TOP OVERLAY 画出的FILL 是丝印，我看到别家公司的产品会在排插背面 铺满矩形丝印，防止过炉沾锡。他们的PAD和丝印都是有避让的，难道不是AD的作品？
2.若定义了板子外形，AD会自动在外围加上40mil的切割线，内外各20mil  我是想问系统自动加的切割线可否自定义宽度。
. a/ ?- w4 |( J' x1 U

/ ^6 O9 I1 A* A" W; S4 o8 N6 C6 Q谢谢！！

77991338

在接插件背面铺丝印我知道,但是貌似AD里面想做到在丝印层画fill或者polygon想与焊盘避让貌似不行的吧...与焊盘属性有关的层有所有走线层电地层在加上solder paste层...与overlay层没有任何关系...想要定义两者之间的规则貌似是不行的....

wanghanq

5 e( g2 y7 O$ q4 a; J

eversong 发表于 2012-12-25 13:48
3 o( Y& B7 J2 P) a谢谢解答，
' _/ f3 `8 h: p$ t
1. 在 TOP OVERLAY 画出的FILL 是丝印，我看到别家公司的产品会在排插背面 铺满矩形丝印， ...

2 O) M  R& H; @8 f+ v$ |
这个制版厂后处理更方便(焊盘某层和丝印叠加处理)，你只需在要求中注明：要求厂家 丝印不上焊盘过孔即可...
& p) t; v* E$ m. o- \& v
4 q5 z5 l' Y- ~  \$ N2 D! a! F4 @也就是说：我们要了解 哪些是必须在 pcb画图软件中完成，哪些 则是 pcb制板厂后期处理完成。对于丝印和焊盘（必要时还有过孔），在我们的外协厂家中，即使你有时忽略了备注说明，他们的默认处理方式是丝印不允许上焊盘（如有疑义会和制板人员沟通情况），但注明最好，一旦丝印上焊盘，则完全是厂家全责（不扯皮）。对于一个良好的合作外协厂家来说，除了要查看gerber等资料的完整性外，客户的额外文本要求也是必须要遵循的（无理要求除外）。

这也就是我们可以看到 某些软件的文档中 器件封装中丝印和焊盘不用特别处理的缘由之一，但在 protel 的板块中我们常会看到 老手们提示说 器件丝印在封装制作时就避让焊盘等...  (可能protel使用人群的众多，接触各类良莠不齐制版厂众多的原因导致这种习惯，这种前处理习惯自有它的好处，但作为业内人士，了解这点还是有必要的)

黑驴蹄子

77991338 发表于 2012-12-26 08:48
在接插件背面铺丝印我知道,但是貌似AD里面想做到在丝印层画fill或者polygon想与焊盘避让貌似不行的吧...与焊 ...

先用覆铜避让，然后将其改为丝印就搞定了{:soso_e121:}

6 e6 {* [9 c4 n

黑驴蹄子

wanghanq 发表于 2012-12-26 08:56
- D. C! z. M5 e% x" W! D这个制版厂后处理更方便(焊盘某层和丝印叠加处理)，你只需在要求中注明：要求厂家 丝印不上焊盘过孔即可 ...

你这个办法也行，自己做出来更好{:soso_e130:}

wanghanq

6 f/ }6 o5 U- e& K6 \$ z! }) m

黑驴蹄子 发表于 2012-12-26 11:10
先用覆铜避让，然后将其改为丝印就搞定了

备注：这里仅是探讨，内容仅限参考。
6 H/ z& \5 h; R3 S2 ]1 E) {; Q
因接触 ALLEGRO 文档中很少在丝印和过孔避让上做过多的处理（考虑后期gerber处理更便捷简单，根本没必要在这里花费时间来处理），所以更倾向于不做处理。 protel的随意性很大（当然其他软件也是可办到的），如果非要处理，操作变通性很多（如你上面提到的），但从资料处理分工上感觉，PCB中不做处理，而让制版厂处理 这种流程 是个人当前推荐的做法（之前仅使用protel时也总认为在pcb时处理更好），不过这种推荐 的前提 是要有一个好的 外协PCB制板厂和完善的加工辅助说明，这是大前提，反之还是在PCB时期处理为好。

/ d# n$ s+ [5 f: i9 M+ Y5 y3 n良好的合作外协厂一旦处理错误：1.无条件免费重新再做 2.时间紧时，通过协商“免费”提供错误样板，同时加紧改做正确板

感觉做与不做可由个人习惯或公司规范来选择是前期处理还是后期处理，从错误规避角度看，前处理彻底解决了丝印被错误加工的可能。从这个角度看，前处理必要性也是很大的。只是当铺铜参数选择不当时数据量增加，且有时不如制版厂处理时的效果好（正片和负片的缘由之一也是考虑数据量的原因） 。
2 O5 q. v3 e, x3 f1 [3 ]! \0 G# s+ d
另：估计你上面这么简单的提醒后，还是会有人不会操作{:soso_e127:}

黑驴蹄子

wanghanq 发表于 2012-12-27 09:51
$ R  Y4 K9 p5 |* o7 T% L备注：这里仅是探讨，内容仅限参考。

因接触 ALLEGRO 文档中很少在丝印和过孔避让上做过多的处理（考 ...

7 r. e9 B+ M8 l% c! ^5 G! R{:soso_e113:} 这个方法很实用   我经常这样干

wanghanq

黑驴蹄子 发表于 2012-12-27 14:54
这个方法很实用   我经常这样干

是啊，之前需要时也只能这么处理   ^_^ ^_^
只是现在越来越不希望这么做了（因我们和PCB厂家有详细的合同说明保证资料后处理的正确性...）
" ?. @- V: `/ f' {5 Y$ }' z# I. z
! ^3 ^: q' C4 y% Y蹄子，又有 类 伸手党  要大伙推荐仿真软件了，我提示说 让其 先总结 下 他在网上找到的软件（很多）等或许有人会指点...

xie0110

对于内电层内缩，在层堆栈编辑器，快捷键d+k，中双击内电层设置内缩值，不规则的板框也很实用。

ttgoer

1. 在丝印层添加了FILL 后，如后让FILL 避让 PAD 在规则中怎么设置。
FILL是无法设置避让的，如果只是要去除PAD 上的TO层FILL只要制板时候和厂家说明套除上焊盘字体符即可。
1 R" @$ }7 r# G& @, m& q. a
8 M1 d' T8 H; X; _: J8 P2. 对于有内层，且是负片层的板子，如何设置 内层距板边的距离，默认是20mil
6 D6 _3 Z+ r4 g) r, l: N3 o$ s7 Q   内电层的板边距是在层的堆栈管理中设置，双击相应层，在弹出的对话框中设置。

eversong

谢谢大家的解答！！！感觉论坛又活跃了许多！

eversong

wanghanq 发表于 2012-12-27 09:51
备注：这里仅是探讨，内容仅限参考。
/ U5 l" X, X1 o
因接触 ALLEGRO 文档中很少在丝印和过孔避让上做过多的处理（考 ...

wanhanq 对于PCB Layout 理解的境界已是我辈望尘莫及的高度。佩服！

wanghanq

eversong 发表于 2013-1-7 15:22
wanhanq 对于PCB Layout 理解的境界已是我辈望尘莫及的高度。佩服！

折煞我也 {:soso_e127:} {:soso_e127:}    pcblayout 我仅算个业余水准（数量可数）。

初接触的是 protel （谁让它使得多呢） ，后用其他软件后，发现之前有很多的操作完全是没有必要的...
1 Q+ }0 L6 l4 H' X
看到这个当初曾花费时间专门做处理的（如做器件封装时），原来仅需一句话就可轻易在后期资料处理时解决，写出来仅供大伙参考...