找回密码
 注册
关于网站域名变更的通知
查看: 1836|回复: 11
打印 上一主题 下一主题

求高手指导高速信号的多层板设计!

  [复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2012-12-6 23:51 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 ym306529818 于 2012-12-10 23:52 编辑 ; _% W7 ~) _( q! Z' X+ v
2 h4 f1 p9 X/ P: N; m# A" m
本人手里有一个项目,现在正在进行PCB绘图,
. ~7 C* z7 x5 P  m) [8 z* E3 A信号线为高速信号(最大速率是5GB/S,一般速率为2.5GB/S),
+ F* {9 X" h" ^  _板层为8层,
. |( A; D. S& _6 ^; l& Q3 W1 Y千兆网口,
' ~7 i( E  K8 L& y0 w时钟为150兆左右(多路差分),
4 a3 O; o% o$ b6 @( K$ e高速差分信号线较多,
& o) O" s9 K! ?2 L% D1 ?* w# r电源为12V输入,5V输入,多数电源要求为3.3V和2.5V,
0 b  d3 g& ]! k包含BGA封装、引脚数超过1000的FPGA( O7 `5 s* q/ p& ^, B
/ ?+ s* U. _1 |
求高手指导怎样设计板层,怎样布高速信号线、高速控制线、数据线,PCB设计中应注意的事项及等长数据线、差分线有无特殊要求等。希望各位大虾不吝赐教,小弟拜谢................
( A3 C, ~% O6 G. ]. I. ?5 o' m1 ~2 t7 {3 A) M% [3 g
0 r9 v  B! n' R. w! R
       帖子发了快一周了,踩的不少,回复的更是凤毛麟角,其实这个项目我只是自己尝试布线,板子我已经布了一半左右了,这次想尽量把板子布通,布好。高速信号这块以前没接触过,所以有很多的顾虑...1 x3 y) ^6 ~: l! H% N$ @
希望大家先给点板层设计的建议,我明天将我的板层写上来~~(并且以后不断更新这个帖子),希望各位高手和像我一样的菜鸟拍砖,谢谢!

该用户从未签到

2#
发表于 2012-12-7 11:51 | 只看该作者
这些都吸很多都是靠经验的  一两句话都说不清的 $ b% p- Y' O1 r# ^: J& W
LZ可以弄本PCB信号完整性分析的书籍看看

该用户从未签到

3#
发表于 2012-12-7 16:45 | 只看该作者
LZ挺牛的!

该用户从未签到

4#
 楼主| 发表于 2012-12-8 00:08 | 只看该作者
黑驴蹄子 发表于 2012-12-7 11:51 6 l8 {+ y; h0 n' \6 h
这些都吸很多都是靠经验的  一两句话都说不清的 $ ^( T5 x  R2 @( n
LZ可以弄本PCB信号完整性分析的书籍看看

- J4 w# Q" l* A' g9 L, {请版主推荐一本好的书籍,谢谢!

该用户从未签到

5#
 楼主| 发表于 2012-12-8 00:08 | 只看该作者
WALL-E 发表于 2012-12-7 16:45 / p- \, \- S! ?
LZ挺牛的!

, c% R$ @$ H9 k我是个菜鸟,只是被赶鸭子上架而已................

该用户从未签到

6#
发表于 2012-12-8 08:29 | 只看该作者
本帖最后由 chensi007 于 2012-12-8 08:37 编辑
1 o$ R( D0 M+ `* k
; J+ G9 j) g  a6 {& f! G首先就是层叠方案的规划,哪层走信号,哪层是平面。要先估计好。& k: u9 K- s, i3 L! t5 l

! c% d  g* }& [再就是阻抗控制:关键信号单端50OHM.差分阻抗根据SPEC规定的差分阻抗来作(一般100OHM)
, I* O0 I4 g4 Q; h对于高速信号来讲。同组(例如)信号要等长。千兆网络的差分信号,差分对内(D+D-)要等长。差分对间也要等长。
: F( z- P- P: Y$ R$ T+ W8 [
( b  I9 a' Y" q! ]$ k还有一个就是串扰控制:把关键信号与关键信号间距拉开。关键信号与不关键信号间距拉开。一般是3W规则。, j  q+ c3 f. |9 v

) F) j8 }3 g( s7 X# i5 K" K6 V其它的就是一些常用规则。如BYPASS电容的放置。线长、线宽。电源分割。。。。。。5 {: H- ~! T; X( r& W/ F+ s
以上是纯从LAYOUT角度想到哪说到哪。本人菜鸟。说得不对请包含。{:soso_e121:} , w1 j) Z( D9 X" j' o
书的话。柏格丁的信号完整性分析比较好。很多人买。- t5 k& p1 R3 y% B' u
另外。看完柏格丁的书后可以买大学的射频教学课本进行学习。推荐国外译本(很多是由电子工业出版社出版的)" c2 L$ K7 u7 K! p6 T
自学射频的话有难度,可以买两本不同作者的书,对比学习{:soso_e120:} 。

点评

支持!: 5.0
支持!: 5
感谢分享心得~  发表于 2012-12-10 23:37

该用户从未签到

7#
发表于 2013-2-18 22:48 | 只看该作者
做好规划,遵守原则,不用太多顾虑,因为物理层本身就可以容忍一定的设计偏差

该用户从未签到

8#
发表于 2013-2-19 08:40 | 只看该作者
两种叠层,可根据布线密度选择:
6 h2 i* J! L- {% H( F2 v1)TOP-G2-S3-S4-P5-S6-G7-BOT;三个信号内层;
8 O* ^# a: a4 A8 C2)  TOP-G2-S3-G4-P5-S6-G7-BOT;两个信号内层有很好的参考平面;+ R3 L7 a2 h( J" M
高速信号、时钟信号少打过孔(不多于2个)。

评分

参与人数 1贡献 +10 收起 理由
zhengzy + 10 赞一个!

查看全部评分

该用户从未签到

9#
发表于 2013-2-19 13:04 | 只看该作者
在百度里面其实是有很多关于高速设计的规范的,在设计的时候多按照规范来即可。当然有时候规范是死的 可以适当的调整,尽量按照规范来即可

评分

参与人数 2贡献 +10 收起 理由
hqg + 5 灵活运用~
Csec + 5 赞一个!

查看全部评分

该用户从未签到

10#
发表于 2013-2-19 23:41 | 只看该作者
高速信号线布局布线要求: 走线段,过孔少,走弧形线、立体包地、远离干扰源(如AD DA 电源 晶振等)、走线与焊盘接触地方尽量圆滑

评分

参与人数 1贡献 +5 收起 理由
hqg + 5 支持!

查看全部评分

该用户从未签到

11#
 楼主| 发表于 2013-3-21 23:58 | 只看该作者
hqg 发表于 2013-2-19 08:40
6 b: }" z8 i6 N% q4 H- H两种叠层,可根据布线密度选择:
7 P1 R" V# c( Q* \1)TOP-G2-S3-S4-P5-S6-G7-BOT;三个信号内层;* ?; e5 s, u: a8 u5 f7 @; U
2)  TOP-G2-S3-G4-P5-S6- ...

5 u1 \; D6 [" G$ j2 F3 k9 E( z我采用的是你的第一种板层设计,谢谢提醒~

该用户从未签到

12#
 楼主| 发表于 2013-3-21 23:59 | 只看该作者
xljun158598 发表于 2013-2-19 23:41 ( a; ]4 B0 f/ O
高速信号线布局布线要求: 走线段,过孔少,走弧形线、立体包地、远离干扰源(如AD DA 电源 晶振等)、走线 ...

! F$ G( c3 Q) |1 q* n这些我会多多考虑下的,谢谢,呵呵!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-10-5 08:36 , Processed in 0.156250 second(s), 30 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表