找回密码
 注册
关于网站域名变更的通知
查看: 1891|回复: 4
打印 上一主题 下一主题

关于SDRAM的走线长度容许误差

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2008-7-25 11:18 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
问一下:133M的SDRAM的数据线在布线时,要等长么?容许的走线长度误差是多少?线长大约在3500MIL

该用户从未签到

2#
发表于 2008-7-25 12:15 | 只看该作者
要等长么?容许的走线长度误差是多少?线长大约在3500MIL:: [2 Z( A& [0 ]
+ N/ L! {( F- ^# c; G# q" z
要等长,做100mil的约束好了,相当于18ps的时序误差。

该用户从未签到

3#
发表于 2008-7-25 13:42 | 只看该作者
时钟,数据应该是速率最快的。着重考虑* y! N( Z; ^, o
其他控制和地址信号等长约束相对次之。
头像被屏蔽

该用户从未签到

4#
发表于 2008-7-25 14:18 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

5#
发表于 2008-9-24 09:37 | 只看该作者
SDRAM  对此要求不严格 但是尽量酸段走线 3500MIL 可能长了点吧  注意加匹配电阻  等长300MIL 以内没问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-6-17 06:52 , Processed in 0.078125 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表