调试现象仿真

黄小乖 · 发表于 2012-11-21 11:44

您需要登录才可以下载或查看，没有帐号？注册

x

DDR3的时钟信号在上升沿和下降沿都会出现一个台阶。请问这种现象是由什么引起的？

willyeing · 发表于 2012-11-21 13:17

pin脚上容性负载太大

黄小乖 · 发表于 2012-11-21 15:23

willyeing 发表于 2012-11-21 13:17
8 s& }" j* S( W4 Gpin脚上容性负载太大

谢谢解答。第一次遇到实际问题。请问有什么办法仿真验证吗？

pjh02032121 · 发表于 2012-11-23 17:52

本帖最后由 pjh02032121 于 2012-11-27 11:41 编辑

{:soso_e110:}

黄小乖 · 发表于 2012-11-29 13:57

仿真发现确实会出现台阶，分析可能是反射信号影响。因为这是一个fly-by拓扑结构，信号出现台阶的是第一片DDR3的地方。受反射影响大。加一个100ohm的终端电阻能改善了上述问题，波形也变好了。

cousins · 发表于 2013-10-23 19:18

第一个负载会比较容易出现台阶，由反射引起

帐号		自动登录	找回密码
密码			注册

[Ansys仿真] 调试现象仿真