ADC的数据线需要等长吗

flywinder

型号  AD4630-24BBCZ如下图，8根数据线需要参考clk等长吗，
& i# _% i3 y+ m
* a- Y1 ^( u" Q# f/ V+ @4 m
. |; V$ x! j/ f, f! Y: l

huo_xing

这种一看就是并行线。理论上需要，但是实际要不要做看信号速率，不是特别高级的adc一般都可以不做。高速的adc一般是差分输出

超級狗

. Z0 U; c  r, b' d7 g5 F  O. kDDR Mode SCK Clock Period = 10ns（約略）
訊號也就約略 100MHz 等級，理論上與早期 200MHz EDO DRAM 相當。




9 B; ]7 D" N+ m+ m' ^+ g
# s9 ?8 x' `* u; Z% `9 H  _4 D

超級狗

之前有人發過這個 PCB Layout Design Guide！
+ q+ ?: K5 l/ w

earth天王

需要高速的adc一般是差分输出

huo_xing

超級狗 发表于 2025-10-31 11:55
! m/ x, t6 u% ?7 ?) c6 c' s& _" h5 uDDR Mode SCK Clock Period = 10ns（約略）
/ R' o  f, h; y訊號也就約略 100MHz 等級，理論上與早期 200MHz EDO DRAM 相 ...

7 E  S; X2 `0 s. u! D1 q$ J1 K$ @7 ~+ W严格来说，等长针对的数据和时钟之间。数据线内部是没有要求的。但是pcb设计为了方便，所有数据时钟打包成一组，方便好记。
1 @) F- @. b5 O4 |就这个图上参数来说，clk和data之间时序要满足tHSD0和tDSDO之间的差值。也就是最小5ns左右。考虑信号过冲，抖动等按1ns算。普通FR4板材，1ns的延时完全可以忽略。

( n1 X- [& t% G0 S% t0 Q5 b
5 {' `9 L' y" d7 \% M
; X" I9 Z( f* e' n# x