阻抗疑问

radioes8

关于阻抗模拟疑问：线路线宽0.30mm，阻抗线两侧包地，阻抗线距离地线线距0.14mm，第二次为完整参考层，阻抗线与参考层之间间距0.30mm。同一种设计，但是有两种阻抗模拟模型，根据不同的模型来估算阻抗，结果是不一样的。那么实际阻抗实测应该是66欧姆还是50Ω？
- y2 v0 U6 o) L7 F. ?7 D; {

taoyulon

50欧姆是对的
0 i" ]5 Y- U- s; B0 ?+ @8 A7 \. R

Dc2024072366a

方案二是共面阻抗设计，适合对高速信号线要求阻抗非常严格的时候使用，并且该阻抗还需要做阻抗连续性仿，如交换机，光模块等；方案一适合普通的阻抗控制，如手机，平板电脑

radioes8

Dc2024072366a 发表于 2025-06-06 17:36:29
方案二是共面阻抗设计，适合对高速信号线要求阻抗非常严格的时候使用，并且该阻抗还需要做阻抗连续性仿，如交换机，光模块等；方案一适合普通的阻抗控制，如手机，平板电脑

3 m' T: ?2 G: E/ r5 g) s  u$ @* i5 h
4 L4 X' k$ L" g+ r! z, z% B我的问题是，我pcb设计完了，阻抗线线宽0.3mm，阻抗线左右两侧都有包裹地线，距离地线的距离是0.14mm，阻抗线距离参考层的距离是0.3mm，在这种情况下，我用两种模型去模拟阻抗结果不一样，真正实测的结果应该是多少？
# X9 z) G% F% R* @1 F  H2 Y
/ C# u: j& c" a6 `( `7 ]: j3 V3 o