请教时钟线上高频滤波电容和电阻的选择

路人丙

请教时钟线上高频滤波电容的选择：我本人手头上现在有块板主CPU时钟是60M的，还有2个PHY的时钟是25M，PHY还有接受时钟和发送时钟（可以是2.5M，25M和125M的，分别对应的速度是10M/100M/1000M的网络传输），我们做IEMI测试发现是125M，250M，375M，500M，675M几个点超标，明显是125M出了问题，CPU用的60M有源晶体，2个PHY公用一个25M的有源晶体，请问高手我在这里主要时钟线上该怎么样匹配电阻和电容（原来只是始端串接22，我试过33，50，100，330的电阻但是效果不是很好），主要的时钟线有CPU-60M，PHY-25M，PHY0-TXC，PHY0-RXC，PHY1-TXC，PHY1-RXC，电容的计算公式是怎么样的呢？是f=1/2π*根号下LC的吗？电阻是要仿真得出的，有比较好的经验直吗？我是这样匹配的，时钟线两边有串接电阻，靠近晶体的电阻接电容，这样匹配合适吗？电阻电容直是怎么样的公式确定的呢？比如我想把125M的滤波掉，怎么样确定电容直呢，用哪个公式计算呢？还有电阻呢？请大家指教，谢谢！！！！！！！

libsuo

你讲的好乱，贴图上来大家帮你分析吧。原理图的对应部分就可以了，方便就把PCB部分的也贴上来。

路人丙

谢谢斑竹的热心回帖，贴图如下：


2 {7 V% p& ]  ~

路人丙

2个PHY的发送和接受时钟

& i3 W% o  D, |- G9 a8 @
  G' [9 p8 r9 F$ W$ r/ d0 q1 L2个PHY公共的主时钟25M
8 t  Y5 h; G5 v, U2 t
- C  y( Y4 \; N" I/ d


:你用的一驱动多网络，比较不合适，可以考虑用一个时钟buffer,这样设计不能保证芯片接收端的信号质量，你可以提供PHY20M接受端的时钟信号。
3 R: l" R! z/ V: U6 o. M* a
×××××××××××××××××25M的电源滤波×××××××××××××××××

3 }/ @; F! K4 O, {0 P* p增加100n的试试，感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波，时钟芯片通常做派滤波，要不你更换一个25M的时钟晶振。
5 v; x, {4 L4 J$ c9 w
5 k& k) I) I& ~6 q* k
5 I. N" l. ]+ M6 ^8 X: r
**************************************************************************************
' E. e0 X$ I" E# ?
9 j  u  K6 {' Z& V. U: {+ N. Q( t  M[ 本帖最后由 liqiangln 于 2008-7-22 09:15 编辑 ]

路人丙

) r2 g2 c  x2 H1 o( y, n2颗PHY，每个有主时钟，发送时钟，接受时钟，对应白色线：
% }# ^6 `7 {( m: |* x$ }' v

/ C8 ]. i4 c8 ?" f/ E# lPHY的主时钟25M，可以是CPU提供，也可以是25M的晶体提供：
) B, e; l! }5 h7 L% @
CPU的主时钟60M的，串接的电阻是22的：

路人丙

还有个DDR的时钟每根的时钟是150M的，串接的是22的电阻：
$ x: }" q8 T6 Z! A+ z% {
9 |! U' c8 X2 u. p9 ^6 m# g7 k+ YEMI测试的10M，100M，1000M结果如下：



9 h  e( l: Q- u: h
& y, y% F  C' U* I

请各位有空余时间的话 ，帮忙看下，分析下啊！！！！！谢谢！！！！！！

liqiangln

25M PHY时钟设计不是很好，可以考虑增加时钟buffer,现在的设计不能保证PHY端的信号质量，比如说上升沿的要求，可以提供测试波形！

liqiangln

过class A或者class B 的时钟，你让他们把25M包括进来，感觉你的25M就有问题。
# N& U3 H# C6 G6 l7 I' G0 ~
5 ]1 l; F: p; x$ n你的25M时钟走线，在分叉处走的是直角，并且在分叉处没有端接电阻，要知道，如果走线一分叉，阻抗要不连续，引起的反射就较大：解决方法，你可以在PHY的25M接受端下拉RC端接。

CPU输出的25M时钟不要给PHY用，不能保证精度和jitter.
, z( I2 Y- p/ e$ e
! T- E1 d) d0 y5 S  f; D2 g你还是先从25M下手。（125M只是你25M生成的，一般不会出问题，如果出问题，只能说明你在网口处的接地不是很好（EMI不到位））

liqiangln

×××××××××××××××××25M的电源滤波×××××××××××××××××
9 v; A* o- L1 u0 F2 _* q; o" L4 o3 N9 P5 q9 G1 w0 {  FEDA365论坛
7 e1 B+ ~, _* C5 M# KPCB论坛网站增加100n的试试，感觉你的时钟处理比较简单。你再测试一下3.3V的电源汶波，时钟芯片通常做派滤波，要不你更换一个25M的时钟晶振。. s0 s8 U:

路人丙

非常感谢楼上的高手的热心回帖！！！请问这里提到的增加时钟buffer是怎么回事，具体是怎么样的做呢？可以提供测试波形是什么呢？能说明白点吗？谢谢！！！：
& n1 g. k1 f* [4 ?- Z
这里说的加100N的上接地电容吗？具体的计算公式是用哪个呢？，谢谢！！！！！
: r' s# o% g* _
- T4 ?4 s/ B- r- R

liqiangln

非常感谢楼上的高手的热心回帖！！！请问这里提到的增加时钟buffer是怎么回事，具体是怎么样的做呢？可以提供测试波形是什么呢？能说明白点吗？谢谢！！！
1 E$ m) ?- C* \5 _( c
： buffer就是时钟驱动器的意思，可以是1驱动2路段意思
  x6 y# M" k: G' w
波形：你 要拿示波器测量PHY接受端的25M的信号质量，看看时候正常。

liqiangln

！

/ c2 r9 B9 @+ y+ F这里说的加100N的上接地电容吗：我是说需要增加一些高频电容 100nf（或者10nf）的意思，计算公式 你可以在网上找到，但是经验值，可以考虑增加派形滤波，就是中间要串磁珠的设计，具体上网找。

liqiangln

正如楼主所说应该是千兆时钟线(125M)引起的.如果是25M导致,那么它的三阶和五阶应该都会有很明显的尖峰,但是没有：
3 [* @) a% A2 c9 C+ u, ?- rclass A 和class B 的其实扫面频率是30M。不包括25M