|
本帖最后由 zhongyiwaiting 于 2025-4-14 15:15 编辑
% ?' V. Y# x8 {. {4 R! _6 E. S- i. ?# W; [
看了官方Cadence的相关Design Entry HDL的Help文档,感觉Design Entry HDL内容博大精深,篇幅巨大
8 }) A5 ~0 t/ R; i2 j6 k7 k当然也感觉此软件与其它原理图软件有很大的不同,当然学习Design Entry HDL软件非要下苦功夫不可。
3 ~% j* t, y: r# z* P& U当然也对这个Design Entry HDL软件感到很遗憾:软件在设计流程的整合非常不够,设计环节太零碎和撕裂 C1 x6 N, @8 ^9 O9 j3 ?
另外软件的概念混用,严重不规范统一:2 M* M+ M0 g; ]
1.Cell/Part/Component概念# [1 q4 E* o [* r; {
在构建区创建Cell时的预置Cell新名称:new_cell,打开的却是Part Developer编辑器
2 z* E- i) a4 K7 r$ F8 R3 ] 在Part Developer编辑器新建时,名称是:new_cell
J, V" p$ m6 b4 B; [# \ 在原理中放置命令的是Component,而不是Cell或Part,调用的是Library的Cell。3 u& P! X/ C% v! z5 Y3 K- c
File>New,新建的设计保存的是:Cell
# K( R \5 ^+ I 在官方的帮助文档中,又都用Part代替Component
# N. s: O* U7 y% Y2 ?8 a! O2.Symbol概念
- P# g+ R: ?3 T2 b7 T& S1 @. \ 在Part Developer编辑器有原理图形的Symbol,在Allegro中有PCB封装的Symbol( ?( _) W9 U' p- m: a0 @$ y
3.Jedec Type概念7 g7 I" F2 C4 `) g( z
在Part Developer编辑器中的PCB封装概念是:Jedec Type,加载的PCB封装却是Allegro中的PCB封装:Symbol。2 b" k |" q' x7 b5 y, ]) }: L
在Manager Project编辑器下的Library Management流程下,应该规范一下概念,以好区分。
7 @5 \0 ~. f3 u# F5 `4.Package概念
$ U3 ` v6 J2 P- z 在Part Developer编辑器中,器件的原理图封装如果被分割几个部分,Package下就有几个FG与几个Symbol相对应
$ Z9 A/ n' B9 ` 这让Package一词应有的含义名不副实。0 x# `3 P( Z/ \' m
. v( g- h; {9 b( y
+ f! X; ~& c# A+ G4 _1 R5 m
" X7 y( t2 T$ c |
|