PCIE3.0阻抗是100欧姆，PCIE4.0是85欧姆，要是4.0向下兼容的话，整个链路的阻抗控...

啊啊啊诺诺诺

PCIE3.0阻抗是100欧姆，PCIE4.0是85欧姆，要是4.0向下兼容的话，整个链路的阻抗控制多少合适，有碰到的不，感谢感谢感谢！
; O  O! [: o0 [) t4 c1 b3 p6 A

wen11902

85，另外我之前3.0阻抗也是做85的。

aarom

假如你會算誤差, 最好是90欧姆.
! J9 w5 u7 y( T' {

dskalnf

看看

LiuTao166462139

感谢分享！！！

wen11902

wen11902 发表于 2025-1-2 16:53
5 n# C% s9 v: E& _3 ^85，另外我之前3.0阻抗也是做85的。

% ]/ V) |; \' R+ z/ ]不会算。当时几个项目的PCIE3.0都是走85欧的，当然焊盘和过孔进行了优化。最后板卡在设备上速率ok，使用仪器测量速率可以达到90多

athena_lu

pcie tx/rx: 85ohm.
$ O' l2 e6 h8 I( [pcie clk: 100ohm.

aarom

athena_lu 发表于 2025-1-3 15:25
pcie tx/rx: 85ohm.
pcie clk: 100ohm.

- i) I: C! D. O6 s  P8 g9 @大師是否能再詳細點.

5 D$ s6 @9 v* q& p3 b
如:
1.PCIE的阻抗控制的"規則誤差"要求??

+ [1 i! E9 i1 |- _7 X
+ p' W. `2 _& \3 O- v$ o2.PCIE的阻抗控制的"PCB廠商誤差"要求??
" S2 P6 ?1 _/ I: l' [/ F9 J
" ?. @" u' d3 W7 G, L2 r
3.是否有差動線, 阻抗是否除2, 所以阻抗誤差更小嗎??
9 f1 {' T! P+ \' v; J$ R/ u
" `- B2 |4 j' N$ [# |5 s( v

潜伏者WorkRoom

PCIE信号，Gen2：跑5Gbps时，协议的要求比较宽，走线阻抗可以在68-105ohm之间，Gen3:跑8Gbps时，只能在70-100ohm间，Gen4:16Gbps时，只能在72.5-97.5ohm。这个根据需求，有些官方手册写的是多少就按那个demo文件搞就行了，没有手册啥的资料向下兼容一般PCIE控85ohm，就行了。

kingweison

谢谢分享，顶

tavor

感觉没那么严格，均衡器一般可以把眼图睁开