PCIE3.0阻抗是100欧姆，PCIE4.0是85欧姆，要是4.0向下兼容的话，整个链路的阻抗控...

啊啊啊诺诺诺

PCIE3.0阻抗是100欧姆，PCIE4.0是85欧姆，要是4.0向下兼容的话，整个链路的阻抗控制多少合适，有碰到的不，感谢感谢感谢！
" n1 Q0 o( A' R  |8 h" C5 f

wen11902

85，另外我之前3.0阻抗也是做85的。

aarom

假如你會算誤差, 最好是90欧姆.

dskalnf

看看

LiuTao166462139

感谢分享！！！

wen11902

wen11902 发表于 2025-1-2 16:53
85，另外我之前3.0阻抗也是做85的。

9 |7 W* A+ x$ a* C) J$ K不会算。当时几个项目的PCIE3.0都是走85欧的，当然焊盘和过孔进行了优化。最后板卡在设备上速率ok，使用仪器测量速率可以达到90多

athena_lu

pcie tx/rx: 85ohm.
pcie clk: 100ohm.

aarom

athena_lu 发表于 2025-1-3 15:25
3 d; C# j4 L' r, S) \pcie tx/rx: 85ohm.
, C( |% J) e$ D& W: v; ?pcie clk: 100ohm.

大師是否能再詳細點.
+ l5 d1 M4 Y% p6 _1 P! J- ?

. w: ]  D- b' I如:
, o3 h: O" G5 ^* m1.PCIE的阻抗控制的"規則誤差"要求??

; E2 q' s$ Q# K9 Z3 c
2.PCIE的阻抗控制的"PCB廠商誤差"要求??
( h) A7 Y; x- j: d& x4 b
; S% C% V/ s$ L8 F6 H: k
3.是否有差動線, 阻抗是否除2, 所以阻抗誤差更小嗎??
+ [( @0 Y$ i( |# e

潜伏者WorkRoom

PCIE信号，Gen2：跑5Gbps时，协议的要求比较宽，走线阻抗可以在68-105ohm之间，Gen3:跑8Gbps时，只能在70-100ohm间，Gen4:16Gbps时，只能在72.5-97.5ohm。这个根据需求，有些官方手册写的是多少就按那个demo文件搞就行了，没有手册啥的资料向下兼容一般PCIE控85ohm，就行了。