找回密码
 注册
查看: 71|回复: 5
打印 上一主题 下一主题

一堆没用的NC管脚 symbol中能不画出来么?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2024-12-4 14:57 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
design entry 里面制作 symbol的时候,管脚数量必须和封装引脚数量对应,不然网表会导入pcb editor会报错# d4 H3 W  X  Z" \- @$ y
9 W0 c0 m% F  m0 b
有些芯片,封装上只用了几个引脚,其它都是NC脚。  但原理图symbol必须把这一大堆空脚加上
  • TA的每日心情
    慵懒
    2024-11-14 15:27
  • 签到天数: 72 天

    [LV.6]常住居民II

    推荐
    发表于 2024-12-4 16:23 | 只看该作者
    相同名字直接合并就行。
    3 q: @: g0 S0 J. d3 ?- w7 ^3 e1 z
    5 x1 R2 ]. Z" u! h0 X0 h# l
  • TA的每日心情
    无聊
    2024-12-4 15:21
  • 签到天数: 35 天

    [LV.5]常住居民I

    3#
    发表于 2024-12-4 15:22 | 只看该作者
    对,必须有。而且脚位号不能重复。 严谨的好处有很多。

    该用户从未签到

    4#
     楼主| 发表于 2024-12-4 15:46 | 只看该作者
    没发觉有啥好处,一对管脚看图麻烦,不小心线还会连错,放到另外一个part,原理图还得摆出来,莫名奇妙的,也不方便其他人读图。

    点评

    是的,allegro的引脚数量/编号必须对应。你放置part不是顺手放出来了嘛,有啥好莫名其妙的,别人看方便的很  发表于 2024-12-4 16:17
  • TA的每日心情
    慵懒
    2024-12-4 15:57
  • 签到天数: 26 天

    [LV.4]偶尔看看III

    5#
    发表于 2024-12-4 16:03 | 只看该作者
    可以这么处理  T# O- d9 s9 A) {) o
    4 {7 `% P/ b/ h* _" ~( V. v
    6 a% _1 b( v% X5 h7 H
    如果看不到图就在元件属性里加NC属性,属性值是管脚号,不同的管脚号用逗号隔开
    ' ^3 k) k) t; c% ]3 _1 n" M
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2024-12-5 12:34 , Processed in 0.093750 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表