找回密码
 注册
关于网站域名变更的通知
查看: 780|回复: 7
打印 上一主题 下一主题

一堆没用的NC管脚 symbol中能不画出来么?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2024-12-4 14:57 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
design entry 里面制作 symbol的时候,管脚数量必须和封装引脚数量对应,不然网表会导入pcb editor会报错" ?5 X6 V" ^& K" A) z

/ H0 v1 H) z) V9 a! r有些芯片,封装上只用了几个引脚,其它都是NC脚。  但原理图symbol必须把这一大堆空脚加上
  • TA的每日心情
    奋斗
    2025-7-7 15:38
  • 签到天数: 83 天

    [LV.6]常住居民II

    推荐
    发表于 2024-12-4 16:23 | 只看该作者
    相同名字直接合并就行。
    ; f8 v$ d/ x! [* \
    ) k+ Q) d7 \' f) q( x$ c! U
  • TA的每日心情
    慵懒
    2025-7-25 15:55
  • 签到天数: 110 天

    [LV.6]常住居民II

    3#
    发表于 2024-12-4 15:22 | 只看该作者
    对,必须有。而且脚位号不能重复。 严谨的好处有很多。

    该用户从未签到

    4#
     楼主| 发表于 2024-12-4 15:46 | 只看该作者
    没发觉有啥好处,一对管脚看图麻烦,不小心线还会连错,放到另外一个part,原理图还得摆出来,莫名奇妙的,也不方便其他人读图。

    点评

    是的,allegro的引脚数量/编号必须对应。你放置part不是顺手放出来了嘛,有啥好莫名其妙的,别人看方便的很  发表于 2024-12-4 16:17
  • TA的每日心情
    慵懒
    2025-7-23 15:07
  • 签到天数: 73 天

    [LV.6]常住居民II

    5#
    发表于 2024-12-4 16:03 | 只看该作者
    可以这么处理
    ( K, Y1 I4 c2 z4 c3 ~2 |: q3 K! }
    ( v# S  V' J+ H3 \/ t6 i  Q
    % Q, G5 J0 T. K1 C( T如果看不到图就在元件属性里加NC属性,属性值是管脚号,不同的管脚号用逗号隔开
    ( S- t+ i  J) \1 T& |& h

    点评

    图片看不到  详情 回复 发表于 2024-12-6 08:45

    该用户从未签到

    6#
    发表于 2024-12-6 08:45 | 只看该作者
    吾日三省吾身 发表于 2024-12-4 16:03
    8 L5 d8 C6 K5 n& ^( z+ H# ^% H可以这么处理
      ?: w) k% o4 j4 X' Z7 Q
    图片看不到
    8 |1 s1 Y' n7 f2 |$ u3 k, m6 i
  • TA的每日心情
    擦汗
    2024-10-10 15:10
  • 签到天数: 31 天

    [LV.5]常住居民I

    7#
    发表于 2024-12-19 16:19 | 只看该作者
    只要不做PCB,可以不画出来。
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-27 19:40 , Processed in 0.171875 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表