找回密码
 注册
查看: 153|回复: 5
打印 上一主题 下一主题

关于锁相环芯片的外部环路滤波电路的问题

[复制链接]

该用户从未签到

跳转到指定楼层
1#
 楼主| 发表于 2024-9-23 11:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
锁相环芯片的外部环路滤波电路接在了CPOUT管脚,手册上推荐该滤波电路需要靠近管脚放置,想请教一下,外部环路滤波电路如果不靠近CPOUT管脚放置,会有什么影响吗?

该用户从未签到

2#
发表于 2024-9-23 12:44 | 只看该作者
本帖最后由 超級狗 于 2024-9-23 12:56 编辑
/ ?1 s/ k4 p: \5 e0 F0 {8 d
: b0 V" J# f% ^1 Z& V6 kCPOUT
; t7 L/ R$ X( o
Charge-Pump Output. Connect a PLL loop filter as a shunt C and a shunt combination of series R and C.* p. z8 w/ `4 D  J3 R2 t3 i
  f' a: L- H8 `' C2 ]" H# I
7 E$ Y1 u! F* Q; P

该用户从未签到

3#
发表于 2024-9-23 12:50 | 只看该作者
踢哀TI)E2E 論壇2 H" v3 l3 S3 H
As for the CPout pin, this is the charge pump output which can range from 0 to 2.5V, as it is powered by a 2.5V regulator. If this voltage falls below 0.5 V or goes above 2.0 V, then the Vtune lock detect will consider this unlocked. When the VCO is calibrated, this targes a voltage of around 1.2 volts, but this voltage can "tune" to adjust the VCO frequency.( o+ W4 `( t/ ~7 K) d, g

! d+ F2 @6 u4 N1 z

点评

感谢,刚看TI的资料,这应该会对相位噪声有点影响。  详情 回复 发表于 2024-9-23 16:12

该用户从未签到

4#
 楼主| 发表于 2024-9-23 16:12 | 只看该作者
超級狗 发表于 2024-9-23 12:507 @# R7 L7 L7 m& Z2 G  g3 L: ]
踢哀(TI)E2E 論壇
: |' u' A+ ^% h8 y; zAs for the CPout pin, this is the charge pump output which can range from 0 to 2 ...

1 C1 ^8 Z; W5 V. d* g7 K* k# ^感谢,刚看TI的资料,这应该会对相位噪声有点影响。  ]6 r1 L# i2 A/ u9 |

点评

谢谢分享!: 5.0
谢谢分享!: 5
然後這個電平又會影響輸出頻率!^_^  发表于 2024-9-23 19:14
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2024-10-16 08:19 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表