如何用FPGA实现一个通信系统的发射端&接收机？

FPGA技术江湖

今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（八），以后还会多推出本系列，话不多说，上货。

2 u* [% u+ A' ~$ t; E

FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群，一起交流学习，共同进步。

欢迎加入FPGA技术微信交流群14群!

+ i. Q8 j2 d+ E5 J5 q) l4 D

交流问题（一）

' n# e$ j( c# @/ G$ a! R

Q：用FPGA实现一个通信系统（5GHz频段，通信距离越10km）的发射端&接收机，如何规划学习路线？

+ R8 Q# J$ h5 l( `) z" {

完全0基础（略懂verilog语法和通信原理）的人该怎么一步步学习？

7 l9 R6 `) D( O" z

A：对于这个问题，分两部分回答，一部分是如何设计以及思路，另一部分是规划学习路线。拙见，仅供参考。

: k* {5 K" }& l' W/ L3 g, `$ u

如何设计以及思路如下：

) d* J+ }. P2 l

以下是使用 FPGA 实现一个通信系统（5GHz 频段，通信距离约 10km）的发射端和接收机的大致步骤：

0 N% }+ G( w3 `1 I8 [" F% z

发射端：

1 o$ f: ^- z& Q' [. u. V

1. 数字信号生成：使用 FPGA 内部的逻辑资源生成要发送的数字信号，例如编码、调制等。

2. 上变频：将基带数字信号通过数字上变频模块转换到 5GHz 频段。

3. 功率放大：使用外部功率放大器对射频信号进行放大，以满足传输距离的要求。

8 R/ q9 V! u7 F* J- ]6 i5 I6 `

4. 滤波：在信号输出之前，使用滤波器对信号进行滤波，以减少带外噪声和干扰。

接收机：

) M. j" W  ^( ?3 c$ u3 {

1. 低噪声放大：接收端首先使用低噪声放大器对微弱的接收信号进行放大。

2. 下变频：将 5GHz 的射频信号通过数字下变频模块转换到基带。

3. 解调与解码：在 FPGA 中实现解调和解码逻辑，恢复原始的数字信号。

! ^7 K, R0 Q1 Y, U3 {& y" D+ j3 ]

4. 同步与均衡：处理信号的同步问题，并进行均衡以补偿信道的失真。

在实际实现中，还需要考虑以下关键技术和要点：

% c+ m6 A% N6 [! x

1. 时钟管理：确保 FPGA 内部的时钟稳定和准确，以支持高速的数据处理。

; m; V6 |. z0 }

2. 资源优化：合理分配 FPGA 的逻辑资源、存储资源和乘法器等，以满足系统性能要求。

3. 信道估计与补偿：根据信道特性进行估计和补偿，提高通信质量。

% v" h0 E2 s: d: f  }7 T" h- @

4. 接口设计：与外部的射频前端器件和其他系统模块进行有效的接口设计。

以下是学习规划：

对于零基础但略懂 Verilog 语法和通信原理的人，以下是一个规划的学习路线来用 FPGA 实现一个 5GHz 频段、通信距离约 10km 的通信系统的发射端和接收机：

1. 深入学习数字通信原理

3 O  B7 D, R) A1 A- n$ G. G

• 掌握调制解调技术，如 QPSK、QAM 等。

2 `! q! s) K: h; }% Q, R

• 理解信道编码与解码，如卷积码、Turbo 码等。

7 b. V% o1 w& K+ [7 D' f7 c8 n; |" ^7 i

• 研究同步技术，包括载波同步、位同步和帧同步。

2. 学习 FPGA 开发技术

# J, {6 R  X7 }8 r( _

• 熟悉 FPGA 的开发流程，包括设计输入、综合、实现、仿真等。

• 掌握常用的 FPGA 开发工具，如 Vivado、Quartus 等。

• 练习使用状态机、流水线等设计技巧来优化 FPGA 逻辑。

3. 研究射频通信基础知识

5 x* r# i, o8 J2 t* ^+ q

• 了解射频信号的特性，包括频率、功率、带宽等。

0 y1 B. C% k% B* p4 P2 O

• 学习射频电路的基本组成和工作原理。

1 Z3 {$ G) v8 k( H, L, p6 w

4. 学习数字信号处理（DSP）在通信中的应用

% `& ^+ q( ?; h* |

• 掌握数字滤波器的设计与实现。

• 了解均衡技术和自适应算法。

5 z8 G0 W- h. A2 J

5. 研究通信协议和标准

$ R& q' R% N5 V9 ]2 O2 i

• 了解相关的通信协议，如 Wi-Fi、LTE 等的物理层规范。

6. 实践项目

+ Q- W5 M8 \; Q) j

• 从简单的通信模块开始，如实现一个简单的调制器或解调器。

• 逐步构建完整的发射端和接收机系统，进行功能仿真和硬件验证。

7. 学习高速接口和数据传输

3 q! q! l4 o9 K' I; ]

• 掌握高速串行接口，如 LVDS、SerDes 等。

6 K% K& O$ U5 C4 G2 T

8. 优化与调试

) ?: n- ?0 E' Z- j

• 学习如何对设计进行性能优化，降低功耗和资源占用。

/ N4 V  ^; W1 f$ b% T2 X

• 掌握调试技巧，解决实际开发中遇到的问题。

' a2 }0 S3 {" h) f

在学习过程中，要多参考相关的书籍、论文、开源项目，效率会更高一些。

( Z2 `( x# V% ?

! K% G# O( {: o4 p' ]5 E+ ]

交流问题（二）

' u: Z: j/ w# \

  ?5 Q' p7 z4 U$ S

Q：Cyclone IV系列FPGA 上电配置期间 GPIO什么状态？

) S2 b2 z& M$ ?# b# y

4 w1 I% w+ }" U* w0 r2 j

- X* l* M- J3 w7 E6 Y  u+ j8 v1 c

2 N# I& t1 B) t) O6 N

使用 Cyclone IV 系列 FPGA 设计的时候想到一个问题，FPGA 上电到进入用户模式前（配置完成），GPIO 处于什么状态？

3 N2 J5 G! y4 l/ H

首先查阅官方手册，意思是上电直到进入用户模式期间，GPIO处于高阻状态（即FPGA不驱动GPIO）。

另外说GPIO有弱上拉电阻，在上电和配置期间，上拉电阻使能。

! w  U8 \; o/ \' x

我的理解是FPGA上电到进入用户模式期间，GPIO在悬空（不接任何外设）的时候，用示波器测量应该是高电平（内部上拉）。

正好手里有FPGA的板子，我将FPGA配置成从串（ps）加载模式，上电后FPGA处于等待加载的状态，实际测量FPGA的GPIO（悬空的，没有特殊功能的），（示波器测量）发现有的为高电平，有的为低电平。完了，迷糊了。

' I" T8 f9 g0 q) \* _. a0 Y

理论上应该都是高电平，实测有高有低，理论错了？还是实践错了？有没有大神给些建议？

1 l2 U: [/ W7 K( \9 x

A：Cyclone IV系列FPGA在上电配置期间，GPIO引脚处于高阻态，即FPGA不会驱动这些引脚。同时，这些引脚具有内部弱上拉电阻，在上电和配置期间，上拉电阻使能。因此，在FPGA上电到进入用户模式前，GPIO在悬空（不接任何外设）的时候，用示波器测量应该是高电平（内部上拉）。

/ o, }( V# k3 D

你在实测FPGA的GPIO时，发现有的引脚为高电平，有的引脚为低电平。出现这种现象，可能是因为示波器测量的方法有误，或者是板子本身存在问题。你可以试试下面方法来解决这个问题：

' D% L/ j. @: {3 X& r7 s5 {- D1 |

1. 检查测量方法：确保示波器的探头与GPIO引脚连接良好，并且示波器的设置正确。你可以参考示波器的使用手册，了解如何正确测量电平信号。

2. 检查板子：检查板子上的电路连接是否正确，是否存在短路或断路的情况。你可以使用万用表等工具来检查电路的连通性。

6 P  |1 L$ `! O5 a# d. j& S

3. 更换FPGA芯片：如果以上两种方法都无法解决问题，那么可能是FPGA芯片本身存在问题。你可以更换一块FPGA芯片，重新进行测试。

交流问题（三）

' }% g7 l$ h" p# v

# A3 X; S- X, ]! m

Q：如何理解傅里叶域锁模(FDML)激光器?

: l' u% l4 S" P

FDML是所有模式一起振荡，那是如何完成在不同时间发出不同波长的光?光在腔内走一圈的时间等于滤波器调到下一波长的时间，所有波长分量一起走的话，滤波器什么时候调到让波长1通过什么时候让波长2通过呢?

A：傅里叶域锁模激光器是一种新型的扫频激光器。它是一种基于光纤环形结构的激光器，由光放大器作为增益介质，光纤法布里-珀罗腔作为可调谐窄带光滤波器。在该激光器中可以确保各色光在谐振腔内同时谐振，缓解了瞬时线宽与调谐速度之间矛盾，而且相较于其它类型的扫频光源可以实现更高速的速度。

: Q$ H' Z0 h$ ]& ]1 ], z

在 FDML激光器中，通过在可调谐滤波器上加载周期性的电驱动信号（如三角波或正弦波），可以实现滤波器中心波长的周期性扫描。这种周期性扫描使得激光器能够在不同时间输出不同波长的光。

具体来说，当激光器工作时，光在腔内循环传播。由于可调谐滤波器的中心波长在周期性地扫描，因此只有与滤波器中心波长匹配的光才能通过滤波器并被放大输出。随着时间的推移，滤波器的中心波长不断变化，从而实现了在不同时间发出不同波长的光。

+ j7 s  L! o9 T4 H

此外，光在腔内走一圈的时间等于滤波器调到下一波长的时间，这是因为光在腔内的传播速度是固定的，而滤波器的调谐速度也是固定的。因此，光在腔内走一圈的时间与滤波器的调谐周期相等。

  Y3 S/ g" L! k7 _$ V

需要注意的是，FDML激光器的输出特性还受到多种因素的影响，如滤波器的带宽、光放大器的增益、腔内损耗等。因此，在实际应用中，需要对激光器进行优化和调整，以获得所需的输出特性。

, r5 n9 `* `- s, Y: q0 {6 W

" c  E) D- ~+ o8 b6 c

交流问题（四）

& E9 D% U5 _! @4 }2 Q5 Y

Q：想用verilog写一个npu 需要什么学习路线?

2 T4 q3 I5 k6 K, J& `6 V
2 E4 ~, C. K6 R  \* J1 ]

A：如果想用 Verilog 编写一个 NPU（神经网络处理单元），以下是一个可能的学习路线：

1 t; ~  ]) H5 r, M: \! {3 T

1. 数字电路基础：深入学习数字逻辑、组合逻辑和时序逻辑等基础知识。

; t. S; G% v+ [

2. Verilog 语言：熟练掌握 Verilog 的语法、数据类型、模块结构和编程技巧。

% J: x3 v* e' S. O

3. 计算机体系结构：了解计算机的基本组成、指令集架构、存储系统等。

# y* D* z+ H# T9 m, o5 L5 N) P

4. 数字信号处理：掌握信号处理的基本概念和算法，如滤波、卷积等。

5. 深度学习基础：学习神经网络的基本原理、常见结构（如卷积神经网络、循环神经网络等）和训练方法。

6. 并行计算：了解并行处理的概念和技术，包括硬件并行和算法并行。

/ D( I. y, a5 W/ i$ s

7. 硬件优化技术：学习如何在硬件实现中进行资源优化、性能提升和功耗降低。

# U5 Q3 x9 o4 y+ e) ^7 w- x

8. 特定的 NPU 架构研究：分析现有的 NPU 架构，了解其设计思路和特点。

1 y) \$ i' P' B, ^

9. 算法到硬件的映射：掌握将深度学习算法转换为硬件实现的方法和技巧。

10. 实践项目：通过实际的项目开发来积累经验，不断优化和改进设计。

, ~- P7 A; P3 L/ W2 {/ a% ?

等等……

5 g2 c; b3 R+ }, ]. _" M; U3 r

9 [% o; K4 B$ b5 t$ R# O

今天先整理四个问题答疑，后续还会持续推出本系列。

4 C) Y: c; }7 F; ?# n' _

Sleep_xz

FPAG的变成语言太难学了