FPGA工程师经验分享

Heaven_1

从大学时代第一次接触 FPGA 至今已有 10 多年的时间，至今记得当初第一次在 EDA 实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。

5 z. _$ u7 Z7 b+ d% |. S! M7 M; e

当时由于没有接触到 HDL 硬件描述语言，设计都是在 MAX+plus II 原理图环境下用 74 系列逻辑器件搭建起来的。

后来读研究生，工作陆陆续续也用过 Quartus  II、FoundaTIon、ISE、Libero，并且学习了 verilog HDL 语言，学习的过程中也慢慢体会到 verilog 的妙用，原来一小段语言就能完成复杂的原理图设计，而且语言的移植性可操作性比原理图设计强很多。

5 o& |# J4 w! x) n- y4 I" m
8 N, M) j% X; y4 f
9 v7 R; j' y2 n1 K1 T

在学习一门技术之前我们往往从它的编程语言入手，比如学习单片机时，我们往往从汇编或者 C 语言入门。所以不少开始接触 FPGA 的开发人员，往往是从 VHDL 或者 Verilog 开始入手学习的。但我个人认为，若能先结合《数字电路基础》系统学习各种 74 系列逻辑电路 ，深刻理解逻辑功能，对于学习 HDL 语言大有裨益，往往会起到事半功倍的效果。

$ ]* R# T7 a- k2 v  K" A8 Z

当然，任何编程语言的学习都不是一朝一夕的事，经验技巧的积累都是在点滴中完成，FPGA 设计也无例外。下面就以我的切身体会，谈谈 FPGA 设计的经验技巧。

1 X# U, O) r6 T* X% B/ v6 P1 ]& @

我们先谈一下 FPGA 的基础知识：

1. 硬件设计基本原则。

FPGA（Field-Program mable Gate Array），即现场可编程门阵列，它是在 PAL、GAL、cpld 等可编程器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

0 s6 Q$ W# d! T" H6 o

速度与面积平衡和互换原则：

• 一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面积的节约；

反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么可以通过数据流串并转换，并行复制多个操作模块，对整个设计采用“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从而实现了用面积复制换取速度的提高。

• 硬件原则：理解 HDL 本质。

• 系统原则：整体把握。

• 同步设计原则：设计时序稳定的基本原则。

2.Verilog 作为一种 HDL 语言，对系统行为的建模方式是分层次的。

比较重要的层次有系统级、算法级、寄存器 传输级、逻辑级、门级、电路开关级。

' X! Z4 O4 L4 H4 X$ K! c

3. 实际工作中，除了描述仿真测试激励时使用 for 循环语句外，极少在 RTL 级编码中使用 for 循环。

这是因为 for 循环会被综合器展开为所有变量情况的执行语句，每个变量独立占用寄存器资源，不能有效的复用硬件逻辑资源，造成巨大的浪费。一般常用 case 语句代替。

- S) g- e3 d- h8 I7 h( g

4. if…else…和 case 在嵌套描述时是有很大区别的。

if…else…是有优先级的，一般来说，第一个 if 的优先级最高，最后一个 else 的优先级最低。而 case 语句是平行语句，它是没有优先级的，而建立优先级结构需要耗费大量的逻辑资源，所以能用 case 的地方就不要用 if…else…语句。

补充：1. 也可以用 if…; if…; if…;描述不带优先级的“平行”语句。

& R; R: k5 k/ h- ]

5.FPGA 一般触发器资源比较丰富，而 CPLD 组合逻辑资源更丰富。

6.FPGA 和 CPLD 的组成。

FPGA 基本有可编程 I/O 单元、基本可编程逻辑单元、嵌入式块 RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等 6 部分组成。

CPLD 的结构相对比较简单，主要由可编程 I/O 单元、基本逻辑单元、布线池和其他辅助功能模块组成。

! W! o$ E+ o  j& D0 i

7.Block RAM.

3 种块 RAM 结构，M512 RAM（512bit）、M4K RAM（4Kbit）、M-RAM（64Kbit）

• M512 RAM：适合做一些小的 Buffer、FIFO、DPRAM、SPRAM、ROM 等;

• M4K RAM：适用于一般的需求;

• M-RAM：适合做大块数据的缓冲区。

6 G, P9 a9 d5 t8 w/ K

Xlinx 和 Lattice  FPGA 的 LUT 可以灵活配置成小的 RAM、ROM、FIFO 等存储结构，这种技术被称为分布式 RAM。

补充：但是在一般的设计中，不提倡用 FPGA/CPLD 的片内资源配置成大量的存储器，这是处于成本的考虑。所以尽量采用外接存储器。

8. 善用芯片内部的 PLL 或 DLL 资源完成时钟的分频、倍频率、移相等操作。

不仅简化了设计，并且能有效地提高系统的精度和工作稳定性。

9. 异步电路和同步时序电路的区别

异步电路：

• 电路核心逻辑有用组合电路实现；

• 异步时序电路的最大缺点是容易产生毛刺；

• 不利于器件移植；

• 不利于静态时序分析（STA）、验证设计时序性能。

, I7 P$ u& R& z7 s6 R9 L

同步时序电路：

• 电路核心逻辑是用各种触发器实现；

• 电路主要信号、输出信号等都是在某个时钟沿驱动触发器产生的；

• 同步时序电路可以很好的避免毛刺；

• 利于器件移植；

• 利于静态时序分析（STA）、验证设计时序性能。

10. 同步设计中，稳定可靠的数据采样必须遵从以下两个基本原则

1）在有效时钟沿到达前，数据输入至少已经稳定了采样寄存器的 Setup 时间之久，这条原则简称满足 Setup 时间原则;

2）在有效时钟沿到达后，数据输入至少还将稳定保持采样寄存器的 Hold 时钟之久，这条原则简称满足 Hold 时间原则。

$ J4 y: c; K# Z: l) U6 V2 w" L

11. 同步时序设计注意事项

• 异步时钟域的数据转换。

• 组合逻辑电路的设计方法。

• 同步时序电路的时钟设计。

同步时序电路的延迟。同步时序电路的延迟最常用的设计方法是用分频或者倍频的时钟或者同步计数器完成所需的延迟，对比较大的和特殊定时要求的延时，一般用高速时钟产生一个计数器，根据计数产生延迟;对于比较小的延迟，可以用 D 触发器打一下，这样不仅可以使信号延时了一个时钟周期，而且完成了信号与时钟的初次同步。

' l7 M) ~" M% p' I2 R8 W

在输入信号采样和增加时序约束余量中使用。

另外，还有用行为级方法描述延迟，如“#5 a《=4’0101;”这种常用于仿真测试激励，但是在电路综合时会被忽略，并不能起到延迟作用。

: d: f- }, x3 W& x3 g

Verilog 定义的 reg 型，不一定综合成寄存器。在 Verilog 代码中最常用的两种数据类型是 wire 和 reg 型，一般来说，wire 型指定的数据和网线 通过组合逻辑实现，而 reg 型指定的数据不一定就是用寄存器实现。

; w5 w: ?+ C$ G4 _

12. 常用设计思想与技巧

1）乒乓操作；

2）串并转换；

3）流水线操作；

4）异步时钟域数据同步。是指如何在两个时钟不同步的数据域之间可靠地进行数据交换的问题。数据时钟域不同步主要有两种情况：

①两个域的时钟频率相同，但是相差不固定，或者相差固定但是不可测，简称为同频异相问题。

②两个时钟频率根本不同，简称异频问题。

两种不推荐的异步时钟域操作方法：一种是通过增加 Buffer 或者其他门延时来调整采样;另一种是盲目使用时钟正负沿调整数据采样。

13. 模块划分基本原则

1）对每个同步时序设计的子模块的输出使用寄存器（用寄存器分割同步时序模块原则）。

2）将相关逻辑和可以复用的逻辑划分在同一模块内（呼应系统原则）。

3）将不同优化目标的逻辑分开。

4）将送约束的逻辑归到同一模块。

5）将存储逻辑独立划分成模块。

6）合适的模块规模。

7）顶层模块最好不进行逻辑设计。

# @9 g: \1 q; u  a8 @5 _

14. 组合逻辑的注意事项

1）避免组合逻辑反馈环路（容易毛刺、振荡、时序违规等）。

解决：A. 牢记任何反馈回路必须包含寄存器;B. 检查综合、实现报告的 warning 信息，发现反馈回路（combinaTIonal loops）后进行相应修改。

2）替换延迟链。

解决：用倍频、分频或者同步计数器完成。

3）替换异步脉冲产生单元（毛刺生成器）。

解决：用同步时序设计脉冲电路。

4）慎用锁存器。

3 B8 }# ]+ D5 J! ~, M% J/ G

解决方式：

A、使用完备的 if…else 语句;

B、检查设计中是否含有组合逻辑反馈环路;

C、对每个输入条件，设计输出操作，对 case 语句设置 default 操作。特别是在状态机设计中，最好有一个 default 的状态转移，而且每个状态最好也有一个 default 的操作。

D、如果使用 case 语句时，特别是在设计状态机时，尽量附加综合约束属性，综合为完全条件 case 语句。

; r0 S) X* w8 n3 s/ {( B

小技巧：仔细检查综合器的综合报告，目前大多数的综合器对所综合出的 latch 都会报“warning”，通过综合报告可以较为方便地找出无意中生成的 latch。

- F+ S/ y. d& V

15. 时钟设计的注意事项

同步时序电路推荐的时钟设计方法：时钟经全局时钟输入引脚输入，通过 FPGA 内部专用的 PLL 或 DLL 进行分频 / 倍频、移相等调整与运算，然后经 FPGA 内部全局时钟布线资源驱动到达芯片内所有寄存器和其他模块的时钟输入端。

3 ?) w: }& b/ F! O

FPGA 设计者的 5 项基本功：仿真、综合、时序分析、调试、验证。

对于 FPGA 设计者来说，练好这 5 项基本功，与用好相应的 EDA 工具是同一过程，对应关系如下：

1. 仿真：Modelsim， Quartus II（Simulator Tool）

2. 综合：Quartus II （Compi ler Tool， RTL Viewer， Te chnology Map Viewer， Chip Planner）

3. 时序：Quartus II （TImeQuest Timi ng Analyzer， Technology Map Viewer， Chip Planner）

4. 调试：Quartus II （SignalTap II Logic Analyzer， Virtual JTAG， Assignment Editor）

5. 验证：Modelsim， Quartus II（Test Bench Template Writer）

9 T9 t) O+ q) Z

掌握 HDL 语言虽然不是 FPGA 设计的全部，但是 HDL 语言对 FPGA 设计的影响贯穿于整个 FPGA 设计流程中，与 FPGA 设计的 5 项基本功是相辅相成的。

8 o7 Z. u$ N& h' y

对于 FPGA 设计者来说，用好“HDL 语言的可综合子集”可以完成 FPGA 设计 50%的工作——设计编码。

6 s  Y' h: q# S; |  z+ Z8 q) j

练好仿真、综合、时序分析这 3 项基本功，对于学习“HDL 语言的可综合子集”有如下帮助：

• 通过仿真，可以观察 HDL 语言在 FPGA 中的逻辑行为。

• 通过综合，可以观察 HDL 语言在 FPGA 中的物理实现形式。

• 通过时序分析，可以分析 HDL 语言在 FPGA 中的物理实现特性。

对于 FPGA 设计者来说，用好“HDL 语言的验证子集”，可以完成 FPGA 设计另外 50%的工作——调试验证。

1. 搭建验证环境，通过仿真的手段可以检验 FPGA 设计的正确性。

2. 全面的仿真验证可以减少 FPGA 硬件调试的工作量。

3. 把硬件调试与仿真验证方法结合起来，用调试解决仿真未验证的问题，用仿真保证已经解决的问题不在调试中再现，可以建立一个回归验证流程，有助于 FPGA 设计项目的维护。

( e' ]$ b- B; T7 e

FPGA 设计者的这 5 项基本功不是孤立的，必须结合使用，才能完成一个完整的 FPGA 设计流程。反过来说，通过完成一个完整的设计流程，才能最有效地练习这 5 项基本功。对这 5 项基本功有了初步认识，就可以逐个深入学习一些，然后把学到的知识再次用于完整的设计流程。如此反复，就可以逐步提高设计水平。采用这样的循序渐进、螺旋式上升的方法，只要通过培训入了门，就可以自学自练，自我提高。

0 x/ Y$ i- N0 Z

市面上出售的有关 FPGA 设计的书籍为了保证结构的完整性，对 FPGA 设计的每一个方面分开介绍，每一方面虽然深入，但是由于缺少其他相关方面的支持，读者很难付诸实践，只有通读完全书才能对 FPGA 设计获得一个整体的认识。这样的书籍，作为工程培训指导书不行，可以作为某一个方面进阶的参考书。

% U# ]* T6 P0 a; k) e3 Y

对于新入职的员工来说，他们往往对 FPGA 的整体设计流程有了初步认识，5 项基本功的某几个方面可能很扎实。但是由于某个或某几个方面能力的欠缺，限制了他们独自完成整个设计流程的能力。入职培训的目的就是帮助他们掌握整体设计流程，培养自我获取信息的能力，通过几个设计流程来回的训练，形成自我促进、自我发展的良性循环。在这一过程中，随着对工作涉及的知识的广度和深度的认识逐步清晰，新员工的自信心也会逐步增强，对个人的发展方向也会逐步明确，才能积极主动地参与到工程项目中来。

最后总结几点：

( V, n0 {) P0 n' i  p( p

1）看代码，建模型

只有在脑海中建立了一个个逻辑模型，理解 FPGA 内部逻辑结构实现的基础，才能明白为什么写 Verilog 和写 C 整体思路是不一样的，才能理解顺序执行语言和并行执行语言的设计方法上的差异。在看到一段简单程序的时候应该想到是什么样的功能电路。

: S  u4 W" K# `, }

2）用数学思维来简化设计逻辑

学习 FPGA 不仅逻辑思维很重要，好的数学思维也能让你的设计化繁为简，所以啊，那些看见高数就头疼的童鞋需要重视一下这门课哦。举个简单的例子，比如有两个 32bit 的数据 X［31:0］与 Y［31:0］相乘。当然，无论 Altera 还是 Xilinx 都有现成的乘法器 IP 核可以调用，这也是最简单的方法，但是两个 32bit 的乘法器将耗费大量的资源。

; X5 p. e3 J! v" q7 ?

那么有没有节省资源，又不太复杂的方式来实现呢？我们可以稍做修改：

将 X［31:0］拆成两部分 X1［15:0］和 X2［15:0］，令 X1［15:0］=X［31:16］，X2［15:0］=X［15:0］，则 X1 左移 16 位后与 X2 相加可以得到 X;同样将 Y［31:0］拆成两部分 Y1［15:0］和 Y2［15:0］，令 Y1［15:0］=Y［31:16］，Y2［15:0］=Y［15:0］。

+ n2 ~% [8 K. E/ S3 i

则 Y1 左移 16 位后与 Y2 相加可以得到 Y;则 X 与 Y 的相乘可以转化为 X1 和 X2 分别与 Y1 和 Y2 相乘，这样一个 32bit*32bit 的乘法运算转换成了四个 16bit*16bit 的乘法运算和三个 32bit 的加法运算。转换后的占用资源将会减少很多，有兴趣的童鞋，不妨综合一下看看，看看两者差多少。

3）时钟与触发器的关系

“时钟是时序电路的控制者” 这句话太经典了，可以说是 FPGA 设计的圣言。FPGA 的设计主要是以时序电路为主，因为组合逻辑电路再怎么复杂也变不出太多花样，理解起来也不没太多困难。但是时序电路就不同了，它的所有动作都是在时钟一拍一拍的节奏下转变触发，可以说时钟就是整个电路的控制者，控制不好，电路功能就会混乱。

( ]5 R7 _9 b. k& [8 P: C

打个比方，时钟就相当于人体的心脏，它每一次的跳动就是触发一个 CLK，向身体的各个器官供血，维持着机体的正常运作，每一个器官体统正常工作少不了组织细胞的构成，那么触发器就可以比作基本单元组织细胞。时序逻辑电路的时钟是控制时序逻辑电路状态转换的“发动机 ”，没有它时序逻辑电路就不能正常工作，因为时序逻辑电路主要是利用触发器存储电路的状态，而触发器状态变换需要时钟的上升或下降沿！由此可见时钟在时序电路中的核心作用！

最后简单说一下体会吧，归结起来就多实践、多思考、多问。实践出真知，看 100 遍别人的方案不如自己去实践一下。实践的动力一方面来自兴趣，一方面来自压力，我个人觉得后者更重要。有需求会容易形成压力，也就是说最好能在实际的项目开发中锻炼，而不是为了学习而学习。

$ u* M( M  i: i" x* s1 Y

分析完了上述各个方面之后，再说说目前的 FPGA 培训的市场行情，目前市场上关于 FPGA 线下培训基本价格 2K+，价格比较昂贵，加上很多学员抱怨自学太难、想转行但是无基础、加上工作之后也比较难抽出时间去参加现场培训，成了很多工程师想学习进修却望而却步的主要原因。

: m3 h: |; Y  ?* T