PCB叠层注意事项

Ber_thaw99

3 m2 z9 D8 U' r& \- k  w

以下提出几点设计叠层算阻抗时的注意事项供大家参考：

1，线宽宁愿宽，不要细。这是什么意思呢?因为我们知道制程里存在细的极限，宽是没有极限的。如果到时候为了调阻抗把线宽调细而碰到极限时那就麻烦了，要么增加成本，要么放松阻抗管控。所以在计算时相对宽就意味着目标阻抗稍微偏低，比如单线阻抗 50ohm，我们算到 49ohm 就可以了，尽量不要算到 51ohm。

2，整体呈现一个趋势。我们的设计中可能有多个阻抗管控目标，那么就整体偏大或偏小，不要 100ohm 的偏大，90ohm 的偏小。

3，考虑残铜率和流胶量。当半固化片一边或两边是蚀刻线路时，压合过程中胶会去填补蚀刻的空隙处，这样两层间的胶厚度时间会减小，残铜率越小，填的越多，剩下的越少。所以如果你需要的两层间半固化片厚度是 5mil，要根据残铜率选择稍厚的半固化片。

4，指定玻布和含胶量。看过板材 datasheet 的工程师都知道不同的玻布，不同的含胶量的半固化片或芯板的介电系数是不同的，即使是差不多高度的也可能是 3.5 和 4 的差别，这个差别可以引起单线阻抗 3ohm 左右的变化。另外玻纤效应和玻布开窗大小密切相关，如果你是 10Gbps 或更高速的设计，而你的叠层又没有指定材料，板厂用了单张 1080 的材料，那就可能出现信号完整性问题。

' I0 |3 |' Z/ l3 g3 W