有关DCDC+LDO和直接用DCDC的问题

xieh_17

经常看到一些电源先用DCDC+LDO的使用场景,有一个疑问:
7 U* h. i8 A- `; H/ W+ [6 g' R例如:
6 J- h1 C1 a3 g3 w1.DCDC(5V到3.3V)再通过LDC(3.3V到1.5V)
' ]  A5 I( N) j$ {2.直接用DCDC(5V到1.5V)
7 V8 m; K% h3 D0 }- ?5 g- {. |  P如果在使用同品牌同型号的DCDC情况下,在本着合理控制成本的情况下,要求纹波要小的原则,第1种方式纹波一定会小么?
LDO不会继承输出端DCDC的纹波吗?还是说LDO内部有个调节功能,输出电源的纹波会优于输入端呢?

请大神拍砖!

part99

1. 方案1纹波一定会小，主要是隔离5V的纹波；（如果5V还有DCDC到其他的电压，LDO都可以隔离）
1 Y& E* ]/ T4 F; J2. 3.3v到1.5v的压降有点大，如果3.3v没有用处，5V应该降到1.9V附近，LDO选用0.3V压降的就可以了。

jacklee_47pn

通常電路設計有纹波的限制，且要求的輸入電流不高(通常會<0.3A)的時候，通常會選擇(1)的方案。
# d6 m. u4 o, x3 E如果是 CPU 的 CORE 電壓低電流大(通常會>0.3A)，就會選擇(2)的方案，考慮的是發熱和電源使用效率(尤其是在手機和平板這種電池供電的系統)。
2 }8 }5 N# W) K* S4 w8 @5 ~設計上沒有是絕對的，只有規格和價錢的選擇。
3 Z% Q1 r( G, }- k! s8 }. _$ a: W
1 Y7 Y3 `+ F. n# JLDO 會有一個規格叫做 ripple rejection ，差的會小於 60 db ，好的會達到 70 db 以上，這就是跟纹波變化量有關係。像是 PLL 電路對電源的紋波要求特高的，這時候就要選擇 ripple rejection 高的 LDO 。

yuyanqing2003

这样设计还有另外一个重要因素吧，就是在这个系统中3.3v也会被用到，不然可是一点也不节省成本啊。

summer2012

第一点： LDO肯定比DC/DC便宜,占用的空间小。
第二点: 5V TO 3.3V 然后3.3V-1.5V ，虽然LDO是线性的没有太多的延时，但是如果最小压降大的话，也会有一定的时序在里面的。
第三点：LDO纹波确实小很多。

icebluexiong

第一点： LDO的负反馈可以有印制纹波的作用，其次可以隔离其他信号的电源
# r# Q* F6 o  t第二点： 用LDO从5V降到1.5V，LDO的功耗伤不起，用DC\DC+LDO的会提高效率，降低功耗
第三点： 布局上LDO会比DC\DC节约空间

xieh_17

非常感谢各位大虾的指教,好你明白点了....