使用MIG核时，app_rdy一直拉低

cssfpga

在使用MIG核控制DDR的时候，进行仿真的时候，初始化完成的后，可以写几个数据，但是之后就一直拉低了。图一是细节图，图二是整体图（可以看到后面就一直拉低）。有大佬知道这是什么原因么？

' N$ |. O7 g# v
% p0 ~3 `% F5 {$ I- ?7 g7 L

Sleep_xz

7 C0 \! _! @1 _6 E8 _' j% l8 U4 z' O' P. p
MIG核的使用需要一定的配置，包括选择合适的DDR型号和规格、配置MIG核的参数和属性、编写控制逻辑的代码等。在设计和使用MIG核时，需要考虑到DDR的工作原理、数据传输速率、地址映射方式、功耗和散热等方面的因素